鄧 全,王天琦,李 鵬,張民選,肖立伊

(1.國防科學(xué)技術(shù)大學(xué)計算機(jī)學(xué)院,湖南 長沙 410073;2.哈爾濱工業(yè)大學(xué)航天學(xué)院,黑龍江 哈爾濱 150006)

基于簡化電阻電容電路的單粒子效應(yīng)應(yīng)用研究

鄧 全1,王天琦2,李 鵬1,張民選1,肖立伊2

(1.國防科學(xué)技術(shù)大學(xué)計算機(jī)學(xué)院,湖南 長沙 410073;2.哈爾濱工業(yè)大學(xué)航天學(xué)院,黑龍江 哈爾濱 150006)

隨著器件尺寸縮小至納米級，微觀粒子對半導(dǎo)體器件的影響變得越來越明顯。器件可靠性的研究近年來逐漸引起了人們的重視，開展了很多相關(guān)研究。以研究單粒子翻轉(zhuǎn)效應(yīng)為核心，在傳統(tǒng)混合仿真的基礎(chǔ)上，采用簡化RC電路模型對簡化電路的應(yīng)用進(jìn)行研究，總結(jié)了電阻和電容值變化對等效電路中敏感節(jié)點(diǎn)處電學(xué)特性變化的規(guī)律，探究了使用Id-Vd曲線判斷單粒子翻轉(zhuǎn)的準(zhǔn)確性，提出了在研究臨位翻轉(zhuǎn)時，通過單次實(shí)驗(yàn)即可有效預(yù)測臨位翻轉(zhuǎn)情況的方法。根據(jù)實(shí)驗(yàn)所得的電壓電流曲線圖形特點(diǎn)對它們進(jìn)行分類，從而判斷臨位翻轉(zhuǎn)。通過模擬實(shí)驗(yàn)與預(yù)測結(jié)果比對，兩者的結(jié)果相符，預(yù)測有較高準(zhǔn)確性。

單粒子效應(yīng)；軟錯誤；簡化電阻電容電路模型；臨位翻轉(zhuǎn)預(yù)測

1 引言

隨著電子技術(shù)和空間科技的發(fā)展，微電子器件尺寸逐漸縮小，面臨輻射環(huán)境的時間逐漸增多，原本忽略不計的效應(yīng)產(chǎn)生的影響越來越大。研究單粒子效應(yīng)變得更加重要，對單粒子效應(yīng)的研究逐漸成為一個熱點(diǎn)[1,2]。

單粒子效應(yīng)研究方法有很多，如全3D仿真、混合仿真以及電路仿真。各種方法的優(yōu)缺點(diǎn)不同，在全3D仿真中仿真結(jié)果與實(shí)驗(yàn)結(jié)果最相符合，結(jié)果準(zhǔn)確，而電路仿真仿真時間相對較快，但實(shí)驗(yàn)結(jié)果誤差較大。相比于之前的方法，簡化RC(Resistor-Capacitor)電路結(jié)構(gòu)模型具有效率高、仿真時間少、實(shí)驗(yàn)結(jié)果準(zhǔn)確、電路結(jié)構(gòu)簡單的優(yōu)點(diǎn)。但是，相比于傳統(tǒng)電路，它的相關(guān)研究開展較少，缺乏面對多樣應(yīng)用環(huán)境的使用方法和判斷相關(guān)效應(yīng)的標(biāo)準(zhǔn)。由于簡化RC電路和傳統(tǒng)電路存在細(xì)節(jié)差異，并不是所有傳統(tǒng)電路的判斷標(biāo)準(zhǔn)以及研究方法都適用于簡化電路。針對這一問題，本文以簡化RC電路為基礎(chǔ)，綜合各方面研究論述已有的簡化電路應(yīng)用標(biāo)準(zhǔn)，總結(jié)規(guī)律，提出了在復(fù)雜環(huán)境下適用簡化電路更有效的判斷方法。

2 簡化RC電路簡介

以基本4管SRAM存儲單元為例，對簡化RC電路[3]進(jìn)行說明。傳統(tǒng)的仿真結(jié)構(gòu)如圖1所示，使用簡化電路的結(jié)構(gòu)如圖2所示。在這個例子中，僅對單個反相器NMOS管漏極進(jìn)行粒子轟擊[4]，所以將其他三個MOS管等效為電阻和電容。發(fā)生單粒子翻轉(zhuǎn)的情況下，以敏感期間器件的漏電流和漏電壓為對比量，考察了兩個電路的等效性。其中漏電流與時間的變化關(guān)系如圖3所示。

Figure 1 Mix simulation of SRAM unit圖1 SRAM單元混合仿真示意圖

Figure 2 Simplified RC circuit mode圖2 簡化RC電路模型示意圖

通過實(shí)驗(yàn)總結(jié)漏區(qū)電流電壓隨電阻值和電容值的變化規(guī)律如下：

電阻值越小，漏區(qū)電流峰值越大，電阻值變化對電流峰值影響不是很明顯，一般調(diào)節(jié)10倍的關(guān)系才能看出電流變化。電阻值越小，漏區(qū)電壓的谷值越高，電阻值變化對電壓谷值的影響顯著。這種現(xiàn)象的出現(xiàn)是由于當(dāng)單粒子碰撞效應(yīng)發(fā)生的時候，漏區(qū)產(chǎn)生的脈沖電流是一定的，所以漏區(qū)上半部分電阻和電壓成正比，電阻值越小，電壓越小，在漏區(qū)節(jié)點(diǎn)的電壓值越大。

Figure 3 Current of drain in intrinsic circuit and simplified circuit圖3 簡化電路和原有電路漏區(qū)電流對比

改變電容值對漏區(qū)電壓谷值的影響很小，但是電壓恢復(fù)速度變快了。改變電容值對漏區(qū)電流峰值的影響顯著，電容值越小漏區(qū)電流越小。

利用這兩個規(guī)律，通過調(diào)節(jié)電容值來匹配脈沖電流峰值，調(diào)節(jié)電阻值來匹配漏區(qū)電壓谷值的方法已達(dá)到匹配兩種電路的目的。

建立好簡化RC電路后，進(jìn)行模擬仿真，相比于普通混合模擬而言，仿真時間縮短為原來的1/3，而仿真結(jié)果基本一致，測量臨界LET(Linear Energy Transfer)值的誤差在0.1%～0.2%。

3 簡化電路單粒子翻轉(zhuǎn)判斷方法

3.1 電路抗輻照能力評估

在常規(guī)電路中一般使用單粒子翻轉(zhuǎn)效應(yīng)SEU(Single Event Upset)截面積 (σ=Ν/Φ)進(jìn)行判斷。通常是測量翻轉(zhuǎn)截面σ(每單位通量所測到的翻轉(zhuǎn)個數(shù))隨有效能量線性傳遞(離子的線性能量傳輸值除以入射束流表面夾角的余弦值)的變化關(guān)系曲線來表示某器件的抗單粒子能力。

3.2 現(xiàn)有單粒子翻轉(zhuǎn)判斷方法及改進(jìn)

3.2.1 平穩(wěn)效應(yīng)

簡化電路模型中出現(xiàn)了平穩(wěn)效應(yīng)[5]，在簡化RC電路中截止NMOS管的漏區(qū)電流時會在電流脈沖之后出現(xiàn)一段平穩(wěn)的電流，通過實(shí)驗(yàn)對比發(fā)現(xiàn)，當(dāng)發(fā)生單粒子翻轉(zhuǎn)效應(yīng)時有平穩(wěn)階段，當(dāng)沒有發(fā)生單粒子效應(yīng)時不會出現(xiàn)平穩(wěn)階段。

圖4顯示了在RC電路中在三個不同LET值下漏極電流隨時間變化的曲線。在混合仿真電路中，當(dāng)LET=0.3 MeV·cm2/mg時，電路狀態(tài)未發(fā)生翻轉(zhuǎn)；當(dāng)LET=5 MeV·cm2/mg時，兩種電路狀態(tài)發(fā)生了翻轉(zhuǎn)。如圖4所示，在簡化電路中，漏電流隨時間的變化在LET=5 MeV·cm2/mg時出現(xiàn)了平穩(wěn)態(tài)，由此看出，平穩(wěn)階段可以作為存儲單元翻轉(zhuǎn)的一個指示器。但是這種方法存在一個不準(zhǔn)確的地方，就是臨界LET值下也不會出現(xiàn)平穩(wěn)效應(yīng)?；旌戏抡骐娐窚y出截止NMOS管的臨界LET值為0.5 MeV·cm2/mg，在這個LET值下截止管恰好沒發(fā)生翻轉(zhuǎn)，而圖4中在LET為0.5 MeV·cm2/mg的簡化電路中漏區(qū)電流還是出現(xiàn)了平穩(wěn)效應(yīng)。

Figure 4 Steady effect in simplified circuit圖4 簡化電路平穩(wěn)效應(yīng)圖

3.2.2 封閉曲線法

在混合仿真的情況下，可以利用Id-Vd曲線圖是否封閉來判斷狀態(tài)是否發(fā)生翻轉(zhuǎn)。在簡化電路中仍然可以利用這對變量來考察，不過判斷的方法發(fā)生了改變。

在傳統(tǒng)電路仿真中，漏區(qū)電流會產(chǎn)生一個脈沖，最終電流值會恢復(fù)到0 mA；而輸入和輸出電壓在發(fā)生單粒子碰撞之后，也會恢復(fù)到初始值。觀察Id-Vd曲線變化特性，可以看出當(dāng)未發(fā)生單粒子翻轉(zhuǎn)效應(yīng)的時候，在Id-Vd曲線中會呈現(xiàn)一個如圖5所示的封閉圓圈；反之，當(dāng)發(fā)生單粒子翻轉(zhuǎn)效應(yīng)時，漏區(qū)電流的變化情況基本保持一致，輸入和輸出電壓不會恢復(fù)到初始狀態(tài)，而是變成相反的極性，所以在Id-Vd曲線中不會產(chǎn)生封閉的圓圈，出現(xiàn)的是一個開放式曲線。第一個被破壞的環(huán)形就是臨界LET值。如圖5所示為各個LET值下的圖形變化規(guī)律。

在簡化電路中，輸入和輸出電壓不管在哪種情況下都會恢復(fù)到原來的初始電壓，所以在Id-Vd電壓曲線中形成封閉環(huán)形，也就不會有被破壞的臨近曲線，所以需要找到一個標(biāo)準(zhǔn)來幫助判斷SEU是否發(fā)生了。在圖5中畫出的臨界線，可以被看成是一個界線。這個曲線是混合仿真電路發(fā)生臨界翻轉(zhuǎn)時封閉環(huán)形沿y軸的切線。從圖6中可以看出VD=0.178 V，使用這個切線可判斷狀態(tài)是否發(fā)生翻轉(zhuǎn)。對于切線左邊的Id-Vd曲線會發(fā)生翻轉(zhuǎn)，對于切線右邊的Id-Vd曲線不會發(fā)生SEU。對比混合仿真的實(shí)驗(yàn)結(jié)果,臨界LET都為0.5 MeV·cm2/mg。

Figure 6 Id-Vd in simplified circuit圖6 簡化電路中漏極電流電壓變化示意圖

4 簡化電路臨位翻轉(zhuǎn)研究

4.1 實(shí)驗(yàn)環(huán)境

采用8個SRAM單元組成的存儲陣列為研究電路環(huán)境。由于在多SRAM單元中，每個單元具有相對獨(dú)立性，所以在單個SRAM單元得到的判斷單個位置單粒子翻轉(zhuǎn)效應(yīng)的結(jié)論可以用在多單元結(jié)構(gòu)之中。單粒子打擊某個位置的時候可能引起多位翻轉(zhuǎn)[6],對打擊點(diǎn)的相鄰位置進(jìn)行考察。

利用TCAD工具繪制90 nm條件下的8個單元的SRAM存儲器結(jié)構(gòu)，由于發(fā)生單粒子效應(yīng)的敏感區(qū)域是截止管的漏區(qū)，所以本文只畫出了8個處于截止?fàn)顟B(tài)的NMOS管，如圖7所示。在此使用截止管NMOS的3D模型，采用了共源區(qū)的結(jié)構(gòu)，其中這8個NMOS共用一個P阱，根據(jù)單個SRAM單元的連接方法利用簡化電路圖連接這8個NMOS管。

器件平面為XZ平面，本例沿著Y軸方向垂直入射，入射點(diǎn)均勻分布在器件表面，共計24個節(jié)點(diǎn)，其中12個節(jié)點(diǎn)位于NMOS器件的源區(qū)或者漏區(qū)，12個節(jié)點(diǎn)位于器件的P阱區(qū)。從上到下從左到右定義1～24號入射位置。其中12個入射在器件源區(qū)漏區(qū)的點(diǎn)一起對比，另外12個入射阱區(qū)域的點(diǎn)放在一起對比,如圖8所示。

Figure 7 Simplified circuit structure of eight SRAM units圖7 八個SRAM單元簡化電路等效結(jié)構(gòu)圖

Figure 8 Location of gain impacting圖8 粒子打擊位置示意圖

當(dāng)LET=5 MeV·cm2/mg時，入射1號NMOS管漏區(qū)，對比混合仿真和簡化電路仿真曲線，在混合仿真中觀察到NMOS管發(fā)生單粒子翻轉(zhuǎn)，利用簡化電路判斷標(biāo)準(zhǔn)考察Id-Vd，發(fā)現(xiàn)結(jié)果一致。這證明在多單元SRAM電路中簡化電路一樣適用。

4.2 臨位翻轉(zhuǎn)判斷和預(yù)測方法

一般對臨位翻轉(zhuǎn)進(jìn)行判斷的時候，需要對單個節(jié)點(diǎn)進(jìn)行多次不同LET值下的打擊，然后分別進(jìn)行測試，直到臨位發(fā)生翻轉(zhuǎn)才能做出臨位發(fā)生翻轉(zhuǎn)臨界條件及可能性的判斷。在此提出在簡化電路環(huán)境下能有效預(yù)測臨位是否具有發(fā)生翻轉(zhuǎn)的可能性的方法，不需要多個臨位的臨界翻轉(zhuǎn)條件即可在單次實(shí)驗(yàn)中分析臨位翻轉(zhuǎn)的可能性，減少了實(shí)驗(yàn)次數(shù)。由于不需要臨界翻轉(zhuǎn)條件這個信息，這種方法可以應(yīng)用于復(fù)雜系統(tǒng)中多位翻轉(zhuǎn)的研究[7]，從而減少實(shí)驗(yàn)時間。

打擊一個位置之后，對各個節(jié)點(diǎn)進(jìn)行Id-Vd曲線測試，多次實(shí)驗(yàn)后可以發(fā)現(xiàn)曲線呈現(xiàn)規(guī)律。

如圖9所示，該Id-Vd曲線一般出現(xiàn)在測試點(diǎn)為打擊點(diǎn)的時候，采用之前討論的簡化電路判斷翻轉(zhuǎn)方法，觀察左側(cè)邊界與V=0.175 V的位置關(guān)系判斷翻轉(zhuǎn)情況，如果左側(cè)邊界在V=0.175 V左側(cè)則發(fā)生翻轉(zhuǎn)，反之沒有發(fā)生。觀察相應(yīng)SRAM單元輸入輸出電壓,所得結(jié)論與判斷一致。

Figure 9 First law圖9 規(guī)律一

如圖10所示，該Id-Vd曲線一般出現(xiàn)在測試點(diǎn)為打擊點(diǎn)相鄰位置的時候。其曲線左邊界位于V=0.175 V左邊，觀察相應(yīng)SRAM單元輸入輸出電壓,判斷出該點(diǎn)發(fā)生翻轉(zhuǎn)，即臨位翻轉(zhuǎn)。

Figure 10 Second law圖10 規(guī)律二

如圖11所示，該Id-Vd曲線一般出現(xiàn)在測試點(diǎn)為打擊點(diǎn)相鄰位置的時候。其曲線左邊界位于V=0.175 V右邊，觀察相應(yīng)SRAM單元輸入輸出電壓,判斷出該點(diǎn)沒有發(fā)生翻轉(zhuǎn)，即無臨位翻轉(zhuǎn)。從后續(xù)實(shí)驗(yàn)可以看出,在打擊點(diǎn)和測試點(diǎn)一致的情況下，提高LET值，圖11總會轉(zhuǎn)化為圖10。

Figure 11 Third law 圖11 規(guī)律三

如圖12所示，該Id-Vd曲線一般出現(xiàn)在測試點(diǎn)為打擊點(diǎn)相鄰位置的時候。觀察相應(yīng)SRAM單元輸入輸出電壓,判斷出該點(diǎn)沒有發(fā)生翻轉(zhuǎn)，即無臨位翻轉(zhuǎn)。后續(xù)實(shí)驗(yàn)中不管如何提高LET,圖形特征都不變，都不會發(fā)生翻轉(zhuǎn)。

Figure 12 Forth law圖12 規(guī)律四

從圖10和圖11中可以看出，兩者的區(qū)別僅在于左邊界的位置。通過對比實(shí)際翻轉(zhuǎn)情況可以說明，在簡化電路中判斷單粒子翻轉(zhuǎn)和判斷臨位翻轉(zhuǎn)的標(biāo)準(zhǔn)一致，可以采用同樣的方法判斷。通過多次實(shí)驗(yàn)總結(jié)出圖10和圖11有內(nèi)在聯(lián)系，可以通過改變外部條件(如LET值)使其相互轉(zhuǎn)化，即斷定有如圖10和圖11所示的圖形特征的點(diǎn)都具有發(fā)生臨位翻轉(zhuǎn)的可能。這為判斷是否具有臨位翻轉(zhuǎn)可能性提供了依據(jù)。

4.3 預(yù)測驗(yàn)證

通過在兩個LET值下進(jìn)行仿真實(shí)驗(yàn)，得到不同位置的Id-Vd曲線，根據(jù)之前提出的標(biāo)準(zhǔn)進(jìn)行判斷，統(tǒng)計出發(fā)生多位翻轉(zhuǎn)的次數(shù)。在這里選用兩個LET值，LET= 5 MeV·cm2/mg，LET=75 MeV· cm2/mg。在第一種情況下，LET值相對較小，不會發(fā)生多位翻轉(zhuǎn)；在第二種情況下，會發(fā)生多位翻轉(zhuǎn)。之所以選用第一種情況是想利用上一節(jié)提出的圖形規(guī)律來預(yù)測多位翻轉(zhuǎn)的趨勢，并與高LET值下多位翻轉(zhuǎn)進(jìn)行對比。

在第一種情況下LET很小，通過觀察圖形來進(jìn)行預(yù)測。當(dāng)這其中的某一個位置發(fā)生單粒子碰撞時，可以采用上面提出的規(guī)律進(jìn)行預(yù)測，預(yù)測出在該位置高LET值下能否引起相應(yīng)的臨位翻轉(zhuǎn)。

以位置10為例，當(dāng)單粒子碰撞發(fā)生在10號位置時，1、3、17、19的Id-Vd曲線，規(guī)律符合上述規(guī)律中的第三個，說明沒有發(fā)生單粒子翻轉(zhuǎn)，不過有發(fā)生臨位翻轉(zhuǎn)的趨勢。

觀察其他點(diǎn)的Id-Vd曲線，基本圖形特征相同，符合上述規(guī)律的第四種情況，在環(huán)形區(qū)域上方有一個尖峰，說明這些位置沒有發(fā)生狀態(tài)翻轉(zhuǎn)，而且即使提高LET值在這些位置也不會發(fā)生臨位翻轉(zhuǎn)。

之后在LET=75 MeV·cm2/mg時，對10號位置進(jìn)行碰撞仿真，從而對比實(shí)際情況和理論估計。根據(jù)新標(biāo)準(zhǔn)來比較封閉環(huán)形曲線，結(jié)果發(fā)現(xiàn)當(dāng)單粒子入射10號位置時，發(fā)生了4位翻轉(zhuǎn)，位置是1、3、11、19。與理論估計相一致，證明理論正確。觀察低LET值下預(yù)測不能發(fā)生翻轉(zhuǎn)的位置，圖形規(guī)律仍然與之前符合，尖峰橫跨電壓值變化不大。

通過上述分析對比論證，總結(jié)預(yù)測規(guī)律如下：使用簡化RC電路在低LET值下進(jìn)行單粒子碰撞仿真實(shí)驗(yàn)，觀察各個位置的Id-Vd仿真圖形，根據(jù)其圖形規(guī)律與之前的規(guī)律對比并歸類，得到具體的圖形規(guī)律。當(dāng)符合第一種情況時，該位置已經(jīng)發(fā)生了單粒子翻轉(zhuǎn)，并且引起該位置翻轉(zhuǎn)的恰好是該位置的單粒子碰撞；當(dāng)符合第二條規(guī)律時，該位置也發(fā)生了單粒子翻轉(zhuǎn)，不過引起該位置翻轉(zhuǎn)的不是該位置的單粒子碰撞而是相鄰位置的單粒子碰撞；當(dāng)符合第三條規(guī)律時，該位置尚未發(fā)生單粒子翻轉(zhuǎn)，不過該位置在高LET值下具有發(fā)生臨位翻轉(zhuǎn)的可能性；當(dāng)符合第四條規(guī)律時，該位置沒有發(fā)生單粒子翻轉(zhuǎn)，在高LET值下也不會發(fā)生單粒子翻轉(zhuǎn)。

5 結(jié)束語

本文以簡化RC電路為基礎(chǔ)，對SRAM單元和陣列進(jìn)行了研究分析，總結(jié)了在建立簡化電路過程中電阻和電容對相應(yīng)電學(xué)參數(shù)的影響規(guī)律，確定了判斷單粒子翻轉(zhuǎn)效應(yīng)的標(biāo)準(zhǔn)，找到了判斷臨位翻轉(zhuǎn)的規(guī)律，而且對判斷臨位翻轉(zhuǎn)的方法進(jìn)行了優(yōu)化。當(dāng)測試臨位點(diǎn)Id-Vd曲線符合之前的規(guī)律時，根據(jù)相應(yīng)規(guī)律判斷臨位翻轉(zhuǎn)可能性。

簡化RC電路中的研究應(yīng)用不僅僅適用于計算機(jī)仿真中也可以用在實(shí)物仿真中。由于實(shí)體質(zhì)子發(fā)射器等普遍提供的LET值不高，所以在實(shí)物中可以利用簡化RC電路進(jìn)行實(shí)驗(yàn)。

[1] Xing Ke-fei,Yang Jun, Ji Jin-ming. Radiation effect to SRAM-based FPGA in space[J]. Microelectronics & Computer,2006,23(12):107-110.(in Chinese)

[2] He Chao-hui, Chen Xiao-hua, Li Guo-zheng. Simulation calculation of single event upset effects for high energy protons[J]. Chinese Journal of Computational Physics, 2002,19(4):367-371.(in Chinese)

[3] Castellani-Coulie K, Portal J-M, Micolau G, et al. Analysis of SEU parameters for the study of SRAM cells reliability under radiation[C]∥Proc of LATW’11, 2011 12th Latin American.2011:1-5.

[4] Ethan H.Cannon and manuel cabanas-holmen,heavy Ion and high energy proton-induced single event transients in 90 nm inverter, NAND and NOR gates[J]. IEEE Transactions on Nuclear Science, 2009, 56(6):3511-3518.

[5] Castellani-Coulie K,Toure G,Portal J M,et al.Circuit effect on collection mechanisms involved in single event phenomena:Application to the response of a NMOS transistor in a 90 nm SRAM cell[J]. IEEE Transactions on Nuclear Science, 2011,58(3):870-876.

[6] Correas V, Saigne F, Sagnes B, et al. Prediction of multiple cell upset induced by heavy ions in a 90 nm bulk SRAM[J]. IEEE Transactions on Nuclear Science, 2009,56(4):2050-2055.

[7] Rezgui S, Won R, Tien J. SET characterization and mitigation in 65-nm CMOS test structures[J]. IEEE Transactions on Nuclear Science,2012,59(4):851-859.

附中文參考文獻(xiàn):

[1] 邢克飛，楊俊，季金明．空間輻射效應(yīng)對SRAM型FPGA的影響[J]．微電子學(xué)與計算機(jī),2006， 23(12)：107-110.

[2] 賀朝會,陳曉華,李國政．高能質(zhì)子單粒子翻轉(zhuǎn)效應(yīng)的模擬計算[J]．計算物理,2002,19(4)：367-371.

DENG Quan,born in 1989,MS candidate,his research interests include radiation effect and hardness technology.

王天琦(1983-),男,黑龍江哈爾濱人，碩士，研究方向?yàn)榧呻娐份椛湫?yīng)。E-mail:wangtianqilove@126.com

WANG Tian-qi,born in 1983,MS,his research interest includes radiation effect of integrate circuit.

李鵬(1986-),男,吉林吉林人，博士，研究方向?yàn)榧呻娐份椛湫?yīng)與加固技術(shù)。E-mail:li1986p@163.com

LI Peng,born in 1986,PhD,his research interests include radiation effect and hardness technology.

張民選(1954-),男，湖南邵陽人，教授，博士生導(dǎo)師，研究方向?yàn)楦咝阅苡嬎銠C(jī)系統(tǒng)和微電子技術(shù)。E-mail:mxzhang@nudt.edu.cn

ZHANG Min-xuan,born in 1954,professor,PhD supervisor,his research interests include high performance computer system, and microelectronics technology.

肖立伊(1960-),女，黑龍江哈爾濱人，博士，教授，博士生導(dǎo)師，研究方向?yàn)榧呻娐房煽啃浴-mail:xiaoly@hit.edu.cn

XIAO Li-yi,born in 1960,PhD,professor,PhD supervisor,her research interest includes reliability of integrate circuits.

Single event effects applied research based on a simplified resistor-capacitor circuit

DENG Quan1,WANG Tian-qi2,LI Peng1,ZHANG Min-xuan1,XIAO Li-yi2
(1.College of Computer,National University of Defense Technology,Changsha 410073;2.School of Astronautics,Harbin Institute of Technology,Harbin 150006,China)

As technology scales down to nanometer, the effect of microscopic particles on semiconductor devices becomes more and more influential. In recent years, studies of device reliability gradually attract the attention of people and a lot of researches are carried out. The paper pays attention to the effect of Single Event Upset and uses the simplified RC circuit model to study the application of simplified circuit on the basis of traditional simulation. It also summarizes the law of resistance and capacitance values that changes the electrical properties at the sensitive node electrical properties of the equivalent circuit and explores the accuracy of SEU estimation using curveId-Vd. A method of predicting the adjacent position upset in single test is proposed. According to the characteristics of experiments’Id-Vdcurve, a prediction can be made by classifying them. Simulation results are compared with the prediction results, proving that they are the same and the prediction is accurate and valid.

SEU；soft error；simplified RC circuit；prediction of adjacent position upset

2013-08-06;

2013-10-27

國家自然科學(xué)基金資助項(xiàng)目(60970036);教育部博士點(diǎn)基金資助項(xiàng)目(20124307110016)

1007-130X(2014)03-0420-06

TN405

A

10.3969/j.issn.1007-130X.2014.03.008

鄧全(1989-),男,吉林長春人，碩士生，研究方向?yàn)榧呻娐份椛湫?yīng)與加固技術(shù)。E-mail:dq19890723@126.com

通信地址：410073 湖南省長沙市國防科學(xué)技術(shù)大學(xué)計算機(jī)學(xué)院學(xué)員5隊

Address:Team 5,College of Computer,National University of Defense Technology,Changsha 410073,Hunan,P.R.China