肖飛　陳立新

摘 要：結(jié)合Altera公司Cyclone II 器件中Nios II 嵌入式CPU內(nèi)核開(kāi)發(fā)板，進(jìn)行視頻編碼、解碼的硬、軟件設(shè)計(jì)，制作成實(shí)物模塊。討論了視頻編碼、解碼原理，對(duì)FPGA、CPLD邏輯器件進(jìn)行深入學(xué)習(xí)和研究，設(shè)計(jì)了一套視頻編碼解碼簡(jiǎn)易系統(tǒng)。

關(guān)鍵詞：Altera Cyclone II Nios II 視頻編解碼

中圖分類(lèi)號(hào)：TP274 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）08（a）-0025-02

Abstract：The Nios II embedded CPU core develop board based on Altera Cyclone II can apply in video encode， design of hardware and software decoding， making objects units. This paper discussed video encode and decoding principles， carrying on through analysis and exploration to FPGA， CPLD logic devices， and designing a simple system of video encode and decode.

Key Words：Altera Cyclone II；Nios II；Video CodecAltera公司是可編程邏輯解決方案的倡導(dǎo)者，Cyclone II FPGA以低于ASIC的成本實(shí)現(xiàn)了高性能和低功耗，單獨(dú)使用Cyclone II FPGA，可以把它用作數(shù)字信號(hào)處理（DSP）解決方案，實(shí)現(xiàn)Nios II處理器時(shí)，Cyclone？II FPGA提供高性?xún)r(jià)比嵌入式處理解決方案[1]。在Cyclone II器件中實(shí)現(xiàn)Nios II嵌入式CPU內(nèi)核，能夠達(dá)到超過(guò)100 DMIP的性能。最大的Cyclone II器件內(nèi)具有多達(dá)68，416個(gè)LE，單個(gè)器件內(nèi)可以例化多個(gè)Nios II內(nèi)核[2]，利用這種特性，我們?cè)O(shè)計(jì)視頻編碼、解碼系統(tǒng)。

1 視頻編解碼原理

常見(jiàn)的電視信號(hào)制式是PAL和NTSC，另外還有SECAM等。NTSC即正交平衡調(diào)幅制。PAL為逐行倒像正交平衡調(diào)幅制。PAL電視標(biāo)準(zhǔn)，每秒25幀，電視掃描線(xiàn)為625線(xiàn)，奇場(chǎng)在前，偶場(chǎng)在后，標(biāo)準(zhǔn)的數(shù)字化PAL電視標(biāo)準(zhǔn)分辨率為720×576，24比特的色彩位深，畫(huà)面的寬高比為4∶3，PAL電視標(biāo)準(zhǔn)用于中國(guó)、歐洲等國(guó)家和地區(qū)。NTSC電視標(biāo)準(zhǔn)，每秒29.97幀（簡(jiǎn)化為30幀），電視掃描線(xiàn)為525線(xiàn)，偶場(chǎng)在前，奇場(chǎng)在后，標(biāo)準(zhǔn)的數(shù)字化NTSC電視標(biāo)準(zhǔn)分辨率為720×486，24比特的色彩位深，畫(huà)面的寬高比為4∶3。NTSC電視標(biāo)準(zhǔn)用于美、日等國(guó)家和地區(qū)。

NTSC制屬于同時(shí)制，是美國(guó)在1953年12月首先研制成功的，并以美國(guó)國(guó)家電視系統(tǒng)委員會(huì)（National Television System Committee）的縮寫(xiě)命名。這種制式的色度信號(hào)調(diào)制特點(diǎn)為平衡正交調(diào)幅制，即包括了平衡調(diào)制和正交調(diào)制兩種，雖然解決了彩色電視和黑白電視廣播相互兼容的問(wèn)題，但是存在相位容易失真、色彩不太穩(wěn)定的缺點(diǎn)。NTSC制電視的供電頻率為60 Hz，場(chǎng)頻為每秒60場(chǎng)，幀頻為每秒30幀，掃描線(xiàn)為525行，圖像信號(hào)帶寬為6.2 MHz。

PAL制是為了克服NTSC制對(duì)相位失真的敏感性，在1962年，由前聯(lián)邦德國(guó)在綜合NTSC制的技術(shù)成就基礎(chǔ)上研制出來(lái)的一種改進(jìn)方案。PAL是英文Phase Alteration Line的縮寫(xiě)，意思是逐行倒相，也屬于同時(shí)制。它對(duì)同時(shí)傳送的兩個(gè)色差信號(hào)中的一個(gè)色差信號(hào)采用逐行倒相，另一個(gè)色差信號(hào)進(jìn)行正交調(diào)制方式。這樣，如果在信號(hào)傳輸過(guò)程中發(fā)生相位失真，則會(huì)由于相鄰兩行信號(hào)的相位相反起到互相補(bǔ)償作用，從而有效地克服了因相位失真而起的色彩變化。因此，PAL制對(duì)相位失真不敏感，圖像色彩誤差較小，與黑白電視的兼容也好，但PAL制的編碼器和解碼器都比NTSC制的復(fù)雜，信號(hào)處理也較麻煩，接收機(jī)的造價(jià)也高。

2 系統(tǒng)硬件電路設(shè)計(jì)

基于上述視頻碼流原理，我們?cè)O(shè)計(jì)視頻編、解碼模塊采用視頻解碼芯片TVP5150，它是TI公司生產(chǎn)的一款低功耗視頻解碼芯片，可以將NTSC或PAL制式的視頻信號(hào)換成8位ITU-R BT.656格式的數(shù)字信號(hào)，并可以輸出獨(dú)立的行同步和場(chǎng)同步以及數(shù)據(jù)時(shí)鐘信號(hào)等。TVP5150解碼器可以把輸入的模擬視頻信號(hào)按照YCbCr4∶2∶2的格式進(jìn)行轉(zhuǎn)換，同時(shí)還支持復(fù)合視頻和S端子視頻輸入。在TVP5150內(nèi)部，有一個(gè)9位2倍采樣的ADC；有一個(gè)4線(xiàn)自適應(yīng)梳狀濾波器，可以同時(shí)對(duì)亮度和色度信號(hào)進(jìn)行濾波，以削弱這兩個(gè)信號(hào)之間的相互影響。

基于上述特性，該芯片在數(shù)字電視、PDA、筆記本電腦、手機(jī)、視頻錄像/播放器、手持游戲機(jī)等領(lǐng)域得到了廣泛地應(yīng)用。圖1是其功能框圖。

視頻編、解碼模塊采用視頻編碼芯片是ADI公司生產(chǎn)的ADV7171，它可以將CCIR-601 4∶2∶2的8位或16位數(shù)據(jù)轉(zhuǎn)換成標(biāo)準(zhǔn)的模擬電視信號(hào)，即可以輸出PAL制式，也可以輸出NTSC制式。既可以作為從模式，接收外部的時(shí)鐘信號(hào)、行同步信號(hào)和場(chǎng)同步信號(hào)，也可以作為主模式，輸出時(shí)鐘、行場(chǎng)同步等時(shí)序信號(hào)。該芯片的工作僅需要一個(gè)27 MHz的晶振便可（如果要輸出正象素，則需要29.5MHz的時(shí)鐘）。ADV7171的配置也是通過(guò)IIC接口完成的，通過(guò)該接口，CPU可以設(shè)置其工作在不同的模式、不同的載頻方式下。對(duì)于PAL制式和NTSC制式，只需要在27 MHz的時(shí)鐘下，輸入滿(mǎn)足CCIR-656標(biāo)準(zhǔn)的YCbCr 4∶2∶2的數(shù)據(jù)便可。當(dāng)然，除了可以輸出標(biāo)準(zhǔn)制式的視頻模擬信號(hào)外，ADV7171還可以輸出RGB信號(hào)，滿(mǎn)足標(biāo)準(zhǔn)的VGA顯示器顯示。在ADV7171內(nèi)部有4個(gè)10位的高速DAC，可以輸出復(fù)合視頻+RGB視頻、復(fù)合視頻+YUV視頻以及兩路復(fù)合視頻+色度和亮度信號(hào)，當(dāng)然，每一個(gè)DAC都可以將其設(shè)置為掉電模式，以降低芯片功耗。

基于上述特性，該芯片在高性能DVD回放系統(tǒng)、便攜式視頻播放器、數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、電腦、機(jī)頂盒等領(lǐng)率得到了廣泛地應(yīng)用。圖2是其功能框圖。

視頻編、解碼模塊電路原理圖3。

在視頻編、解碼模塊上，位于模塊右邊的J1接口為CLK選擇接口，用跳線(xiàn)來(lái)進(jìn)行選擇，當(dāng)跳線(xiàn)位于上方時(shí)，CLK為FPGA產(chǎn)生的時(shí)鐘信號(hào)，跳線(xiàn)跳到下方時(shí)為模塊27M晶體產(chǎn)生的時(shí)鐘信號(hào)。在模塊的左方有三個(gè)跳線(xiàn)用來(lái)選擇VGA輸出信號(hào)。當(dāng)三個(gè)跳線(xiàn)放至ENCODE端時(shí)，VGA輸入的信號(hào)來(lái)自ADV7171芯片的DAC輸出信號(hào)。當(dāng)三個(gè)跳線(xiàn)放至FPGA端時(shí)，VGA輸入信號(hào)來(lái)自FPGA。如此，視頻編、解碼模塊結(jié)合Cyclone II 器件中實(shí)現(xiàn)Nios II 嵌入式CPU內(nèi)核的開(kāi)發(fā)板，構(gòu)成一套簡(jiǎn)易視頻編碼、解碼系統(tǒng)。

4 系統(tǒng)效果結(jié)語(yǔ)

設(shè)計(jì)的視頻編碼、解碼系統(tǒng)，能夠?qū)Σ煌剖酱a流，進(jìn)行精準(zhǔn)采集，輸入并解碼成數(shù)字信號(hào)，經(jīng)過(guò)設(shè)計(jì)的編碼部分，將數(shù)字信號(hào)處理成標(biāo)準(zhǔn)的模擬電視信號(hào)，通過(guò)不同的顯示設(shè)備，將電視信號(hào)呈現(xiàn)出來(lái)。實(shí)物模塊證明，可以實(shí)現(xiàn)不同制式碼流的輸入輸出，即解碼和編碼功能，實(shí)時(shí)顯示效果好，具有較高的實(shí)用價(jià)值。

參考文獻(xiàn)

[1] 潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程[M].北京：科學(xué)出版社，2006.

[2] 陳榮，陳華.VHDL芯片設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社，2006.