周劍敏 謝文雷 葛斌 陳虞蘇

摘 要：本文介紹了基于FPGA芯片ECP3-70的視頻采集系統(tǒng)硬件設(shè)計(jì)。CMOS傳感器MT9P031與FPGA芯片ECP3-70的BANK0連接，進(jìn)行視頻采集。采集到的視頻數(shù)據(jù)通過(guò)千兆以太網(wǎng)物理層芯片88E1118R上傳至服務(wù)器。

關(guān)鍵詞：ECP3-70 MT9P031 88E1118R

中圖分類(lèi)號(hào)：TN941.1 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）02（a）-0012-02

目前視頻采集系統(tǒng)種類(lèi)非常多，各有各的用途[1]。本文設(shè)計(jì)一種用較少芯片構(gòu)成的、體積小型化，用于狹窄空間的高清視頻采集傳輸系統(tǒng)。

1 系統(tǒng)構(gòu)成

基于ECP3-70的視頻采集系統(tǒng)如圖1所示。系統(tǒng)采用LATTICE公司的FPGA芯片ECP3-70作為主控芯片。該芯片擁有67K LUTs，4320 Kbit系統(tǒng)存儲(chǔ)器，4420 Kbit嵌入式存儲(chǔ)器，145 Kbit分布式存儲(chǔ)器，128個(gè)18×18乘法器，10個(gè)PLL，8個(gè)BANK、380個(gè)I/O。同時(shí)LATTICE擁有豐富的IP資源[2]。ECP3-70比較適合用在集成化要求高的場(chǎng)合。

視頻采集系統(tǒng)的數(shù)據(jù)存儲(chǔ)器采用2片EDE1116ACBG構(gòu)成。該芯片是DDR2存儲(chǔ)芯片，空間大小8 M×16 bit，1.8 V支持電壓，800 Mbps吞吐率[3]。FPGA配置FLASH采用W25Q64構(gòu)成。該芯片容量為64 Mbit，SPI接口，2.7～3.6 V電源電壓[4]。關(guān)鍵數(shù)據(jù)保存的EEPROM采用AT93C65構(gòu)成，容量為4 Kbit，三線串行接口，2M時(shí)鐘速率，2.7～5.5 V電源電壓[5]。

系統(tǒng)的工作過(guò)程如圖1所示。系統(tǒng)上電，ECP3-70從W25Q64中讀取程序數(shù)據(jù)碼流，啟動(dòng)自身按程序工作。ECP3-70通過(guò)I2C接口配置CMOS傳感器MT9P031，控制MT9P031獲取視頻數(shù)字信號(hào)。采集到的視頻數(shù)據(jù)通過(guò)ECP3-70的I/O口獲取，按乒乓存儲(chǔ)結(jié)構(gòu)存放在EDE1116ACGB中。ECP3-70從AT93C56中讀取視頻配置信息，配置從存儲(chǔ)器中讀出的原始視頻數(shù)字信號(hào)。ECP3-70經(jīng)過(guò)內(nèi)嵌的千兆網(wǎng)MAC-IP核，控制千兆網(wǎng)物理層芯片88E1118R，把配置好的視頻數(shù)據(jù)信號(hào)，經(jīng)千兆R(shí)J45接口發(fā)送到指定服務(wù)器中。

2 MT9P031與ECP3-70的連接

MT9P031與ECP3-70的連接時(shí)，在硬件上需要考慮時(shí)序、速率和電平問(wèn)題。MT9P031芯片的寄存器配置時(shí)序?yàn)镮2C時(shí)序。MT9P031的視頻數(shù)據(jù)輸出為12位并行輸出，同步時(shí)鐘為像素時(shí)鐘、行同步信號(hào)、幀同步信號(hào)。即按照像素時(shí)鐘的頻率輸出一個(gè)12位數(shù)據(jù)表示的像素；按照行同步信號(hào)時(shí)鐘的頻率輸出一行像素；按照幀同步信號(hào)時(shí)鐘頻率輸出一幀像素[6]。ECP3-70作為FPGA芯片，可以在內(nèi)部使用VHLD語(yǔ)言或VERILOG語(yǔ)言編寫(xiě)程序，使得FPGA和MT9P031的I2C時(shí)序、像素時(shí)序完全匹配。

MT9P031的I2C最大時(shí)鐘頻率為400 kHz，像素時(shí)鐘頻率為96 MHz。ECP3-70的時(shí)鐘頻率可超300 MHz，滿(mǎn)足MT9P031任何速率要求。

MT9P031有2種供電電壓，分別為1.8 V和2.8 V，本系統(tǒng)選用2.8 V。MT9P031的I/O和ECP3-70的BANK0連接，ECP3-70的BANK0支持電源電壓選擇為2.5 V。MT9P031和ECP3-70的I/O口電平對(duì)比如表1所示。由表1表示中可見(jiàn)MT9P031在電平特性上完全可以和ECP3-70實(shí)現(xiàn)無(wú)縫連接。

由此可見(jiàn)MT9P031的所有數(shù)據(jù)接口可以和ECP3-70的BANK0的I/O直接連接在一起（見(jiàn)表1）。

3 88E1118R與ECP3-70的連接

千兆以太網(wǎng)物理層芯片88E1118R與ECP3-70的連接同樣要考慮接口的速率、時(shí)序和電平特性。由于ECP3-70已經(jīng)把BANK0連接到CMOS傳感器MT9P031上了，所以把ECP3-70的BANK7和88E1118R連接。

88E1118R的GMII接口時(shí)鐘速率為125 MHz，時(shí)鐘上升沿和下降沿同時(shí)鎖定4位數(shù)據(jù)，由此GMII的速率可以達(dá)到1Gbps[7]。顯然ECP3-70的I/O是能夠滿(mǎn)足GMII接口的速率和時(shí)序需要的。同時(shí)ECP3-70給BANK7的I/O接口供電為3.3 V，和8831118R的供電電源一致。ECP3-70在內(nèi)嵌千兆網(wǎng)MAC-IP核的情況下，完全能控制88E1118R，形成千兆網(wǎng)鏈路。

4 結(jié)論

基于ECP3的視頻采集系統(tǒng)設(shè)計(jì)完成后，PCB面積不大于75 mm×75 mm。若是把MT9P031和ECP3電路分開(kāi)制成2塊PCB，則每塊PCB不大于50 mm×50 mm，完全可以用在對(duì)空間要求苛刻、數(shù)據(jù)傳輸率要求高的場(chǎng)合?；贓CP3的視頻采集系統(tǒng)設(shè)計(jì)具有很強(qiáng)的實(shí)用性，同時(shí)也具有一定的參考意義。

參考文獻(xiàn)

[1] 任志健，萬(wàn)智萍，朱俊南，等.ARM嵌入式遠(yuǎn)程視頻監(jiān)控?cái)?shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].計(jì)算技術(shù)與自動(dòng)化[J].2013，2：100-110.

[2] Lattice Semiconductor Corporation. Lattice ECP3 Family Data Sheet[EB/OL].http：//www.latticesemi.com.

[3] Elpida Memory Inc.1G bits DDR2 SDRAM[EB/OL].http：//www.elpida.com.

[4] Winbond Inc.3V 64M-BIT SERIAL FLASH MEMEORY WITH DUAL/QUAD SPI&QPI[EB/OL].http：//www.winbond.com.

[5] ATMEL Corporation.3-Wire Serial EEPROs [EB/OL].http：//www.atmel.com.

[6] Aptina Imaging Corporation.1/2.5-Inch 5Mp CMOS Digital Image Sensor [EB/OL].http：//www.aptina.com.

[7] MARVELL Corporation.Alaska 88e1118r Technical Product Brief[EB/OL].http：//www.marvell.