顏 煒，張 通，秦偉軒，廖紅華

(1．湖北民族學院 信息工程學院，湖北 恩施445000;2．湖北民族學院 科技學院，湖北 恩施445000)

嘯叫抑制是對于音響設備來說是一個必要的操作，已廣泛應用于多種多媒體設備中．最初解決嘯叫的辦法是降低擴聲系統的增益來使系統穩(wěn)定工作，缺點是不能完全滿足擴聲音量的需要．基于移頻、移相的嘯叫抑制．這兩種方法是通過改變輸入信號的頻率或相位來不斷回避房間峰點施加的影響，從而破壞構成聲音反饋的條件，最終達到嘯叫抑制的目的．移頻器一般只需移動輸入信號頻率3～8 Hz 即可較好的抑制嘯叫．移頻器的工作特點是操作簡便，無須人工調試，抑制嘯叫能力比較顯著．本文介紹了利用FPGA 內部NCO 核配合數字乘法器可以很容易的實現數字移頻，利用FIR 濾波器不但能濾除頻譜搬移帶來的低頻震蕩干擾還能通過時延的方式達到移相，且數字FIR 濾波器能實現良好的濾波特性．

1 抑制嘯叫原理

對于使用擴聲系統即麥克風時，其產生的頻率比較頻繁．首先房間自身就具有回聲現象，麥克風收取到聲音后經過一系列的設備擴大了聲音，然后播出，當產生回聲時以聲反射這樣的方式傳入到麥克風中，這樣周而復始的疊加，導致整個擴聲系統產生正反饋，之后我們就會聽到刺耳的嘯叫聲，破壞了整個擴聲系統的平衡性，最終導致設備不能正常工作．

主要原理是使輸出的峰點與反饋的峰點不在同一個頻率上，這樣從根本上有效的抑制嘯叫的產生，使正反饋不能很好的工作，很大程度上提升了系統的整體增益．本設計在嘯叫抑制方面通過FPGA 硬件描述語言Verilog HDL 編寫各種硬件邏輯電路模塊，實現對信號數字化后的各種功能處理．由FPGA 內部的數控振蕩器產生低頻數字信號源實現對音頻信號的數字頻譜搬移，再通過數字FIR 帶通濾波器提取200 Hz～10 Khz 的音頻數字信號．在嘯叫檢測方面通過FPGA 內部的FFT 模塊實現頻譜分析，在FPGA 內構建的CPU 上運行的是C 語言程序，主要是對FPGA 硬件部分采集的數據信號進行FFT 變換并判斷計算其嘯叫頻率;對其AD/DA 控制器進行更改，以實現電壓采樣并轉換為功率，通過按鍵檢測、按鍵響應來實現對DAC 的控制，以實現程控功率放大，并在LCD 上顯示采樣轉換之后的功率與嘯叫頻率．

2 系統設計

2．1 硬件設計

系統采用FPGA 作為信號處理及控制核心，利用數字移頻技術實現嘯叫抑制．借助DE2 內部的WM8731實現對音頻的采集和輸出，前端拾音電路以OPA134 作為主要器件，后端利用TPA3112D1 作為功率放大器件．在嘯叫抑制方面通過FPGA 內部的數控振蕩器產生低頻數字信號源實現對音頻信號的數字頻譜搬移，再通過數字FIR 帶通濾波器提取200 Hz～10 Khz 的音頻數字信號．系統整體框圖如圖1 所示．

2．1．1 拾音電路設計 拾音電路采用運算放大器OPA134 將輸入信號進行前級放大，在前期測試時通過一個加法器INA134 將正弦信號與音頻信號進行疊加，測試嘯叫檢測以及嘯叫抑制時將某一個通道與地相連．

考慮到本設計要求輸出功率為50 mW～5 W程控可調，因此程控放大部分采用TI 的程控增益放大器VCA810，與其它程控芯片不同的是，其增益不是固定的，可以通過輸入電壓來控制增益的大小，這樣就能通過DAC 輸出一個模擬電壓值來調節(jié)運算放大器的增益，從而達到連續(xù)增益可調的電路．程控放大電路由電壓跟隨器，增益為1 的反向放大器以及程控運算放大器VCA810 構成，DAC 程控輸出的模擬控制電壓信號經過輸入輸出阻抗匹配之后的信號輸入程控運放的Gain 端，需要放大的信號從輸入端輸入之后經過指定放大增益放大之后從輸出口輸出．由于信號為交流信號，采用真有效值轉化芯片AD637 將正弦波信號轉化為有效值，采用ADS7818 直接采樣．

2．1．2 功率放大電路設計 功率放大電路采用TI 的TPA3112D1 音頻功率放大器，這是一款具有Speaker－Guard 的25 W 單聲道、無需外加濾波器的D 類音頻功率放大器，該芯片供電范圍為8 V～26 V;采用H 橋 作為功率輸出級，使得其可在輸出沒有傳統LC 濾波器的情況下直接驅動感性負載;輸入的音頻信號可以是差分形式，其中在24 V 的供電情況下，滿負載驅動8Ω 的橋接式揚聲器，聲音失真率僅為0．1%．TI 已經做好了評估板，由于是裸板，因此需要自己焊接對應的元器件．

音頻信號轉換采用集成音頻解碼芯片WM8731，通過內部兩個ADC，DAC 對兩個通道信號獨立控制，并且?guī)в懈咄V波器構成數字音頻采集芯片，通過I2C 通信配置寄存器來設置WM8731 的芯片采集方式，這種集成數字處理器廉價效果優(yōu)點特優(yōu)．

圖1 系統整體方案框圖Fig．1 The whole project diagrom of system

2．2 軟件設計

在嘯叫抑制方面通過FPGA 內部的數控振蕩器產生低頻數字信號源實現對音頻信號的數字頻譜搬移，再通過數字FIR 帶通濾波器提取200 Hz～10 Khz 的音頻數字信號．在嘯叫檢測方面通過FPGA 內部的FFT 模塊實現頻譜分析，采用一定的算法確定是否產生嘯叫，并通過LCD 顯示嘯叫頻率．在FPGA 內部構建一個NIOS 軟核控制器，控制DAC8831 輸出一個模擬電壓信號控制程控增益運算放大器VCA810，從而控制系統的功率;通過對ADS7818 的控制實現電壓采集，LCD 顯示系統功率．主程序流程圖如圖2 所示．

3 結果與分析

3．1 嘯叫頻率分析

圖3 為未發(fā)生嘯叫與發(fā)生嘯叫時，三次測試信號的幅頻曲線．從圖3 可以明顯看出:發(fā)生嘯叫時，信號輸出幅度很大，且嘯叫頻率點在輸入信號頻率不變的情況下，嘯叫頻率點相對固定．

圖2 主程序流程圖Fig．2 The diagram of main program flow

圖3 嘯叫前(A)與嘯叫時(B)三次測試信號的幅頻曲線Fig．3 The amplitude－frequency curve of three times test signal

3．2 功率誤差分析

實驗測試數據見表1．經過對功率的實時顯示分析，ADC 所采集得到的電壓值轉換為功率顯示出來對應的誤差小于10%．

表1 測試數據Tab．1 The test data

4 結語

經過計算和觀測三組數據可以總結三個特點從而來判斷發(fā)聲系統是否發(fā)生嘯叫，得到嘯叫頻點測得嘯叫頻率，其特點是:嘯叫的最低頻率都是大于2K 左右的頻率;嘯叫最大譜線出現的次數大于均值的10 倍;持續(xù)嘯叫時，10 倍的出現測試均大于5～7 次．通過整體調試，實現了在輸入音頻信號有效值為20 mV 時，功率放大器的最大不失真功率為5．5 W，程控設置功放的輸出功率范圍為0～5．5 W，系統頻率響應范圍為200～10 kH，輸出功率為5 W 時，電路整體效率≥80%，能很好的實現嘯叫檢測和嘯叫抑制．

［1］ 潘松．EDA 技術應用與發(fā)展之管窺［J］．電子世界，2004(3):4－7．

［2］ James H，McClellan，Thomas W Parks．A Personal History of the Parks－McClellan Algorithm［J］．IEEE signal processing magazine，2005，3:82－86．

［3］ 徐寧儀，周祖成．Avalon 總線與SOPC 系統架構實例［J］．半導體技術，2003，28(2):17－20．

［4］ 劉愛學．淺談會議室的分類和音視頻會議系統設計要點［J］．智能建筑電氣技術，2014，8(4):68－73．

［5］ 官吉興．FFT 的FPGA 實現［J］．無線電工程，2005(2):43－46．

［6］ 袁海林．基于Nios II 的嵌入式智能網絡家居系統的設計［J］．湖北民族學院學報:自然科學版，2007，25(1):24－25，59．

［7］ 劉三軍，冉文明，王信杰，等．數字信號傳輸性能分析儀設計［J］．湖北民族學院學報:自然科學版，2011，29(4):382－385．

［8］ Pele Z，Samardzic T，Maluckov N．One application of FPGA integrated circuits CMOS camera and LCD display controller design［C］//6th International Conference on Telecommunications in Modern Satellite，Cable and Broadcasting Service，2003:137－138．

［9］ 劉慶良，盧榮軍，李建清．FIR 數字濾波器的FPGA 實現研究［J］．電子設計工程，2010，148(3):59－61，64．