王海濱，劉超華

（海軍航空兵學院，遼寧 葫蘆島 125001）

一種多通道總線控制器設計

王海濱，劉超華

（海軍航空兵學院，遼寧 葫蘆島 125001）

隨著電子對抗在現(xiàn)代戰(zhàn)爭中作用地位的提升，利用模擬訓練手段提升電子對抗能力是一種重要途徑。為了有效提升電子對抗模擬訓練效果，提高模擬系統(tǒng)數(shù)據(jù)傳輸速率，同時簡化系統(tǒng)硬件設計，提出了多通道總線控制器的設計思路，將FPGA作為USB總線與CAN總線的控制核心，根據(jù)系統(tǒng)時序要求實現(xiàn)了對總線控制器的邏輯控制。實踐表明，此種設計方法具有較高的可靠性、可擴展性和效費比。

電子對抗，多通道，控制器，模擬訓練

0 引言

隨著信息技術的飛速發(fā)展，作戰(zhàn)模式發(fā)生了巨大變化，現(xiàn)代戰(zhàn)爭中飛行員面臨的空中環(huán)境非常復雜，而電子對抗系統(tǒng)能夠進行告警，釋放有源干擾和無源干擾，能夠提高飛機在作戰(zhàn)中的生存能力［1］。隨著分布式仿真技術、計算機建模技術、虛擬現(xiàn)實技術和網(wǎng)絡技術的發(fā)展和應用，為模擬訓練提供了有效的實現(xiàn)途徑。由于模擬系統(tǒng)具有良好的交互性、可靠性、逼真性、系統(tǒng)兼容性以及可擴展性等特點，因此，在訓練中得到廣泛應用。

電子對抗模擬系統(tǒng)是一種由計算機實時控制、多系統(tǒng)協(xié)調(diào)工作、能模擬電磁環(huán)境的模擬設備［2］，通常需要上位機與多臺下位機進行數(shù)據(jù)交換，因此，在模擬系統(tǒng)的設計中，要求大量的信息能夠快速有效地在模擬系統(tǒng)的各個模塊之間進行高速傳遞，同時還要求能及時采集各控制面板的開關、電位器狀態(tài)、儀表顯示驅(qū)動，這就需要一定的通信接口協(xié)議來實現(xiàn)數(shù)據(jù)的交互。目前，模擬系統(tǒng)通常采用CAN總線作為通信協(xié)議，根據(jù)模擬系統(tǒng)的結構特點，分析了現(xiàn)場總線技術和FPGA技術的發(fā)展，根據(jù)模擬系統(tǒng)的實際需要和總線自身特點，選用了CAN總線來作為主機和現(xiàn)場設備的通信方式，并使用FPGA作為CAN總線節(jié)點結構中的核心處理器，克服了目前大多數(shù)模擬系統(tǒng)采用單片機作為微處理器，可擴展性差的缺點，并對模擬系統(tǒng)通信接口進行了整體設計，極大地提高了模擬系統(tǒng)的可擴展性。

1 總線控制器硬件設計

根據(jù)模擬系統(tǒng)硬件實現(xiàn)結構，采用CAN總線作為通信協(xié)議，CAN（Controller Area Network）由于其靈活性好、功能完善、可靠性高，已經(jīng)被廣泛應用到各個自動控制領域，作為一種串行通信總線，已經(jīng)成為國際上應用最廣泛的開放式現(xiàn)場總線之一［3］。CAN總線協(xié)議具有兩個國際標準，分別是ISO11898和ISO11519。CAN總線具有根據(jù)優(yōu)先級的多主結構、可靠的錯誤檢測和處理機制、傳輸速率高、傳輸距離遠（波特率低于5 kb/s時最遠可達10 Km），其中IS011898是通信速率為125 kb/s～1 Mb/s的高速CAN通信標準，屬于閉環(huán)總線，總線最大長度為40 m/1 Mb/s。由于電氣特性限制，即總線分布電容和分布電阻對總線波形的影響，CAN總線上最大節(jié)點數(shù)目為110個。在模擬系統(tǒng)的設計過程中，當上位機與下位機或者系統(tǒng)多個模塊之間進行數(shù)據(jù)交互時，選用CAN總線接口是非常適合的。

FPGA技術是實現(xiàn)嵌入式系統(tǒng)的最高形式，基于IP軟核的設計與應用也必將成為替代硬核的一種發(fā)展趨勢，基于FPGA的Verilog語言設計的IP核能夠提供靈活性和性能更好的控制器。模擬系統(tǒng)通信接口的硬件設計，利用ALTERA公司Quartus II工具，以CAN總線作為通信協(xié)議，選用CYCLONE系列EP1C6作為CAN節(jié)點的核心處理器，其中PCA82C250是CAN總線接收器，SJA1000是CAN總線通信控制器，使用6N137進行光電隔離，增強抗干擾能力，保護CAN總線控制器，在SJA1000T與PCA82C250之間其速度為10 MHz。模擬系統(tǒng)通信接口如圖1所示，F(xiàn)PGA在模擬系統(tǒng)通信接口中處于核心地位，向上通過USB總線與上位機進行數(shù)據(jù)傳輸，向下通過CAN總線協(xié)議與模擬系統(tǒng)的各個子模塊進行數(shù)據(jù)交互，一片F(xiàn)PGA能夠完成多個處理器完成的任務，極大地節(jié)省了硬件資源，運用Verilog HDL編程，實現(xiàn)FPGA對同步Slave FIFO方式USB通信、SJA1000T控制及CAN節(jié)點之間的通信功能。

SJA1000芯片是一款獨立的CAN總線控制器，在原有的BasicCAN模式的基礎上增加了PeliCAN模式，并且這種模式能夠支持CAN2.0B協(xié)議。在SJA1000與CAN總線之間增加PCA82C250，主要是提高SJA1000的總線驅(qū)動能力，同時還能增大通信距離，保護總線，降低射頻干擾，實現(xiàn)熱防護，提高系統(tǒng)的瞬間抗干擾能力等［4］。

在模擬系統(tǒng)通信接口硬件設計中，主要是CAN總線控制器、FPGA以及CAN總線收發(fā)器之間的接口電路設計。FPGA具有豐富的I/O端口，但其I/O接口電平為3.3 V，而SJA1000采用5V TTL電平標準，因此，需要使用74ALVC164245電平轉(zhuǎn)換器實現(xiàn)二者接口電平相匹配，SJA1000的AD0～AD7、片選信號CS、RD、WR、ALE、INT、MODE分別經(jīng)過電平轉(zhuǎn)換器再與FPGA的I/O相連。SJA1000的接收輸入端RX0與發(fā)送輸出端TX0經(jīng)光電耦合器6N137，與總線收發(fā)器PCA82C250的RXD和TXD相連，PCA82C250的CANH、CANL端口直接與CAN物理總線相連。PCA82C250具有可向總線差動發(fā)送數(shù)據(jù)和從CAN總線控制器差動接收數(shù)據(jù)的功能。SJA1000的RX1引腳與PCA82C250的VREF引腳相連，使用輸入比較器旁路功能，可減少內(nèi)部延時，增加正常通信的總線長度。設計中選用FPGA作為USB與CAN總線節(jié)點的核心處理器，能夠在速度和體積上有更好的適應性，可以增強模擬系統(tǒng)通信接口設計的靈活性和可擴展性。選用ALTERA公司一款高性價比的cyclone FPGA EP1C，其工作電壓為3.3 V，內(nèi)核電壓1.5 V，采用0.13 um工藝技術，最大用戶I/O為185個，其內(nèi)部具有5 980個LEs，RAM空間共計92 160 bit，配置芯片選用EPCS1。

2 總線控制器軟件設計

模擬系統(tǒng)通信接口的軟件設計主要針對CAN總線節(jié)點的軟件進行設計，這其中最核心的內(nèi)容就是設計SJA1000的接口邏輯程序，從而控制CAN總線的工作方式和工作狀態(tài)，進行數(shù)據(jù)的發(fā)送和接收。由于SJA1000地址總線與數(shù)據(jù)總線復用，這就需要FPGA不僅要產(chǎn)生SJA1000讀寫控制引腳的信號邏輯，還需要模擬單片機等處理器產(chǎn)生對SJA1000的尋址信號，實際上是一個向SJA1000寫地址的過程。因此，設計的關鍵就是按照SJA1000技術手冊的時序要求，把SJA1000中的寄存器地址當成數(shù)據(jù)寫入到SJA1000中，同時配合地址鎖存信號ALE和寫允許信號WR完成對SJA1000特定寄存器的命令字寫入。對于SJA1000的邏輯控制采用狀態(tài)機的來實現(xiàn)，如下頁圖2所示。主要包括起始態(tài)IDLE，ADDRESS、寫狀態(tài)（WR1～WR3）、讀狀態(tài)（RD1～RD3）。在FPGA程序編寫時，采用狀態(tài)機完成邏輯的設計，F(xiàn)PGA對SJA1000的控制模塊主要包括對SJA1000的初始化狀態(tài)、空閑狀態(tài)、查詢狀態(tài)、數(shù)據(jù)發(fā)送狀態(tài)和數(shù)據(jù)接收狀態(tài)。

2.1 SJA1000初始化邏輯

初始化邏輯的主要功能是在系統(tǒng)上電或重啟后，對SJA1000進行初始化，以確定工作主頻、波特率、輸出特性等。初始上電，F(xiàn)PGA接收到復位信號后，則開始對SJA1000內(nèi)部寄存器初始化。SJA1000支持兩種模式，即BasicCAN模式和PeliCAN模式，BasicCAN模式是上電后默認的操作模式。ROM中存儲著初始化寄存器的地址和數(shù)據(jù)，控制模塊讀取地址，鎖存地址信號，將寫控制信號WR置低，打開寫允許信號，把數(shù)據(jù)寫到復用總線上，對相應地址的寄存器賦值。SJA1000的初始化邏輯主要包括工作方式的設置、驗收濾波方式的設置、驗收代碼寄存器和驗收屏蔽寄存器的設置、中斷允許寄存器的設置、輸出控制寄存器和時鐘分頻器的設置等。SJA1000通信波特率是由總線定時器決定的，這就需要與后端節(jié)點的波特率相同才能進行節(jié)點間的正常通信。需要注意的是，要等待SJA1000復位完成后才能進行SJA1000的初始化，這就需要FPGA在上電后需要延時一段時間。在完成SJA1000的初始化設置以后，SJA1000就可以回到工作狀態(tài)，進行正常的通信任務。

2.2 數(shù)據(jù)發(fā)送邏輯

程序采用查詢方式，進入空閑狀態(tài)后就查詢狀態(tài)寄存器的狀態(tài)。如果收到寫信號則轉(zhuǎn)到寫過程。數(shù)據(jù)發(fā)送邏輯需要FPGA通過模擬總線的方法對SJA1000進行控制，SJA1000的發(fā)送緩沖區(qū)的寄存器共有11個字節(jié)，其中前3個字節(jié)分別是幀信息字節(jié)和兩個標識碼，后8個字節(jié)是數(shù)據(jù)。發(fā)送時，用戶需要將待發(fā)送的數(shù)據(jù)按特定的格式組合成一幀報文，送入SJA1000的發(fā)送緩沖區(qū)中，然后啟動SJA1000發(fā)送即可?？偩€控制器寫周期的時序圖如圖3所示。根據(jù)寫周期的時序圖，在FPGA程序設計時，首先應控制信號ALE、WR、RD、CS為非有效狀態(tài)，復用總線為發(fā)送緩沖區(qū)首地址，狀態(tài)轉(zhuǎn)移；控制ALE信號有效，使其他3個信號處于無效狀態(tài)，狀態(tài)轉(zhuǎn)移；設置片選信號CS有效，鎖存ALE、WR、RD非有效，寄存器地址被寫入，完成尋址，狀態(tài)轉(zhuǎn)移；WR信號有效，保持CS信號有效，ALE、RD無效，此時雙向復用總線的值為寫入寄存器的數(shù)據(jù)，狀態(tài)轉(zhuǎn)移；CS保持有效，WR信號置高無效，在WR上升沿，總線數(shù)據(jù)寫入到目的寄存器中，判斷發(fā)送緩沖區(qū)是否已經(jīng)寫滿，如寫滿則返回空閑狀態(tài)。需要注意的是，在向SJA1000發(fā)送緩存區(qū)送報文之前，必須先判斷發(fā)送緩沖區(qū)是否鎖定，如果鎖定則等待;判斷上次發(fā)送是否完成，如未完成則需等待發(fā)送完成。

2.3 數(shù)據(jù)接收邏輯

空閑狀態(tài)下查詢狀態(tài)寄存器完成后，如果收到讀信號，則轉(zhuǎn)到讀過程。與數(shù)據(jù)發(fā)送邏輯類似，從接收緩沖區(qū)中讀取一條報文也需要連續(xù)讀取11個字節(jié)，數(shù)據(jù)接收邏輯除了正常的報文數(shù)據(jù)接收，還要實現(xiàn)其他情況的處理。圖4所示為總線控制器讀周期的時序圖。其具體FPGA程序控制過程與數(shù)據(jù)發(fā)送邏輯相似，需要注意的是對接收緩沖區(qū)的數(shù)據(jù)讀取完畢后要釋放CAN接收緩沖區(qū)。

3 結束語

在電子對抗模擬系統(tǒng)設計過程中，采用了模塊化設計方法，將USB總線與CAN總線作為系統(tǒng)數(shù)據(jù)交互方式，同時利用FPGA完成了對多總線的邏輯控制，借助Quartus II環(huán)境編程產(chǎn)生SJA1000的片選信號、地址鎖存信號以及讀寫信號，完成系統(tǒng)數(shù)據(jù)的接收和發(fā)送，系統(tǒng)設計中采用SignalTap II Logic Analyzer工具對FPGA各接口信號進行了測量，各輸出信號滿足SJA1000的接口時序要求，能夠?qū)崿F(xiàn)數(shù)據(jù)的有效傳輸。實踐表明，采用FPGA作為主控器，在電子對抗模擬系統(tǒng)中多通道總線控制器的設計是合理的，能夠滿足電子對抗訓練需求，效費比高，同時具有較好的可擴展性和重組能力，在模擬系統(tǒng)設計領域具有廣泛的參考價值。

［1］侯印鳴.綜合電子戰(zhàn)——現(xiàn)代戰(zhàn)爭的殺手锏［M］.北京:國防工業(yè)出版社，2000.

［2］徐忠富，陳永光，熊玫，等.電子戰(zhàn)訓練仿真系統(tǒng)開發(fā)方法研究［J］.指揮控制與仿真，2007，29（3）:81-87.

［3］段守福，楊凱，徐慧.機載通信模擬訓練系統(tǒng)的設計與實現(xiàn)［J］.火力與指揮控制，2011，36（5）:149-152.

［4］Johnk E，Dietmayer K.Application Note Determination of Bit TimingParametersforSJA1000CAN Controller［Z］. AN97046，Philips Semiconductors，1997.

Design of Multi-channel Bus Controller

WANG Hai-bin，LIU Chao-hua
（Naval Air Force College，Huludao 125001，China）

With the electronic warfare role in modern war，the use of simulation training method to improve the ECM capability is an important way.In order to effectively enhance the EW simulation training effect，the simulation system data transmission rate is improved，and the system hardware design is simplified，the design idea of multi-channel bus controller is put forward，F(xiàn)PGA as the control core of USB bus and CAN bus，according to the system timing requirements realized the bus controller logic control.Practice shows that the method has the advantages of high reliability，scalability and cost effectiveness.

electronic countermeasure，multi-channel，controller，simulation training

E251

A

1002-0640（2015）10-0163-04

2014-08-18

2014-10-15

王海濱（1982- ），男，內(nèi)蒙古赤峰人，碩士，研究方向：電子對抗與信息作戰(zhàn)。