鄧小鶯　林鑫

摘要：《全定制集成電路設(shè)計》是本科集成電路相關(guān)專業(yè)對理論和實(shí)踐都要求較高的專業(yè)基礎(chǔ)課程。該文以設(shè)計一個滿足延時參數(shù)的反相器為例，介紹一種實(shí)驗(yàn)教學(xué)方法，幫助學(xué)生理解課堂上介紹的兩種延時計算模型，并掌握全定制集成電路基本單元庫的設(shè)計方法及其相關(guān)EDA工具。學(xué)生通過兩種延時模型的計算結(jié)果與仿真結(jié)果的比較，既能深刻理解書本上的理論知識，又能實(shí)際掌握全定制集成電路的設(shè)計能力，極大地激發(fā)了學(xué)生的學(xué)習(xí)積極性和創(chuàng)造性，并取得了良好的教學(xué)效果。

關(guān)鍵詞：全定制集成電路；EDA工具；教學(xué)改革

中圖分類號：G424 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2015）01-0120-04

Research of Education Reform of Full-Custom Integrated Circuit Design

DEND Xiao-ying，LIN Xin

（College of Information Engineering， Shenzhen University， Shenzhen 518060， China）

Abstract："Full custom integrated circuit design" is a professional basic course that requires undergraduate students majored in integrated circuit understanding the theory profoundly and more practical skills. This paper introduces a method of experimental teaching to help students understand two kinds of delay calculation model by designing a inverter with satisfying delay parameters as an example. It also helps student master the design method of stand cells for full custom integrated circuit and the related EDA tools. By comparing the two delay model calculation results with the simulation results， the students can not only comprehend the theoretical knowledge in a straight way， but also gain the skill of full-custom integrated circuit design. Therefore， the initiative and creativeness of the student are stimulated and a good effect is obtained.

Key words： Full-custom Integrated circuit； EDA tool； educational reforms

信息產(chǎn)業(yè)蓬勃發(fā)展離不開日新月異的集成電路技術(shù)。由于我國集成電路產(chǎn)業(yè)起步較西方發(fā)達(dá)國家晚，技術(shù)相對落后，雖然我國集成電路設(shè)計技術(shù)在不斷發(fā)展，工藝水平在不斷進(jìn)步，但是還遠(yuǎn)未達(dá)到世界先進(jìn)水平，人才缺口還很大。根據(jù)統(tǒng)計，2012年中國IC設(shè)計的人才需求是30萬人，而目前中國大學(xué)培養(yǎng)的畢業(yè)生遠(yuǎn)遠(yuǎn)達(dá)不到需求數(shù)量[1]。近年來國家已經(jīng)出臺了一系列的相關(guān)政策來推動集成電路產(chǎn)業(yè)的發(fā)展。我國正大力發(fā)展微電子技術(shù)，并在上海浦東等地建立了微電子產(chǎn)業(yè)化基地，因而急需集成電路設(shè)計、工藝技術(shù)、產(chǎn)品開發(fā)和應(yīng)用、封裝、測試等各個層次的微電子專業(yè)人才[2]。作為高校，如何培養(yǎng)新一代合格的集成電路相關(guān)技術(shù)人才既是責(zé)任，又具有很強(qiáng)的現(xiàn)實(shí)意義。

學(xué)習(xí)和掌握全定制集成電路設(shè)計的基本理論和方法，對將來準(zhǔn)備從事諸如FPGA、ASIC、IP設(shè)計等工作的工科學(xué)生來說必不可少。國內(nèi)開設(shè)集成電路相關(guān)專業(yè)的高校不多，甚至部分高校的學(xué)生講授的是以信號與系統(tǒng)、數(shù)字電路、電子線路、通信原理等為主的基礎(chǔ)課，與微電子專業(yè)背景的學(xué)生相比他們并不具備足夠的半導(dǎo)體物理、場效應(yīng)管原理等知識，所以授課的時候必須把這一點(diǎn)考慮進(jìn)去。如何改變傳統(tǒng)教學(xué)思路，找到一種適合非微電子專業(yè)本科生的教學(xué)方式，從而使得本科非微電子專業(yè)的學(xué)生能更深刻理解全定制集成電路設(shè)計的基本知識，掌握一定集成電路的設(shè)計方法和技巧就顯得非常重要。

1 《 全定制集成電路設(shè)計》課堂中適當(dāng)加入新技術(shù)動態(tài)，培養(yǎng)學(xué)生對集成電路方向的興趣

一般教材通常讓學(xué)生對新知識做個一個簡單的、基礎(chǔ)的認(rèn)識，以便學(xué)生能夠迅速地理解其中的知識點(diǎn)達(dá)到教學(xué)的目的，學(xué)生可能只是機(jī)械地記憶為了應(yīng)付后面課程的考核，這樣其實(shí)達(dá)不到教學(xué)目的。學(xué)生可能上完這個課后過一段時間就把這門課程的內(nèi)容忘得一干二凈，其中一個很主要的原因是，學(xué)生認(rèn)為課堂上和課本上講的知識與目前的科技水平、工藝水平、工程應(yīng)用等差距比較大而提不起興趣，認(rèn)為課程內(nèi)容落后、實(shí)用性不強(qiáng)而產(chǎn)生消極的學(xué)習(xí)情緒。綜觀集成電路的發(fā)展過程可以知道，幾十年來大約每三年，集成電路的集成度就要翻兩番，器件尺寸則是每三年以0.7的比率縮小[3]。這其中不乏各種新型的、改良的器件代替?zhèn)鹘y(tǒng)器件的過程。新的工藝、新的方法不斷出現(xiàn)要求我們要不斷調(diào)整、完善教學(xué)內(nèi)容。教材上知識的更新周期相對于集成電路發(fā)展突發(fā)猛進(jìn)顯得有點(diǎn)力不從心，如果傳統(tǒng)教學(xué)過程中適當(dāng)插入新的理論和新技術(shù)，既能通過二者的變化了解目前技術(shù)發(fā)展的走向，又能激發(fā)學(xué)生在學(xué)習(xí)這門課程之后對本學(xué)科、本領(lǐng)域進(jìn)行進(jìn)一步研究的興趣。

作者在《全定制集成電路設(shè)計》課程中講到MOS器件與工藝基礎(chǔ)部分時，介紹了摩爾定律面臨的最大挑戰(zhàn)是高速發(fā)展的半導(dǎo)體技術(shù)和半導(dǎo)體工藝發(fā)展瓶頸這對不可避免的矛盾，介紹了近幾年器件特征尺寸是怎么不斷的縮小以及其帶來的一系列待解決的難題，最后介紹了幾種最可能在本世紀(jì)取代硅CMOS的新型器件例如碳納米晶體管（CNT）、分子晶體管、自旋晶體管等等。課堂上同學(xué)們注意力十分集中，并且有同學(xué)舉手提問，表現(xiàn)出濃厚的學(xué)習(xí)興趣。

2 改變傳統(tǒng)的考查方式，讓學(xué)生充分參與到課程中來

依照傳統(tǒng)本科課程教育成績計算方法，學(xué)生成績由平時成績和期末考試成績組成。學(xué)生平時成績一般依據(jù)學(xué)生出勤率和平時上課表現(xiàn)的綜合構(gòu)成。對于學(xué)生來說拿到較高平時成績的關(guān)鍵在于每次出勤，久而久之學(xué)生就會由“因?yàn)槲乙獙W(xué)，所以我去上課”轉(zhuǎn)變?yōu)椤耙驗(yàn)槲乙^，所以我去上課”，從主動去學(xué)習(xí)變?yōu)楸粍訉W(xué)習(xí)，學(xué)生的積極性下來了，教學(xué)質(zhì)量也大打折扣。傳統(tǒng)的一張試卷去“考”出學(xué)生學(xué)習(xí)效果的方式雖然比較簡單省事，但卻過于單調(diào)，雖然從某種程度上能夠考查出學(xué)生對這門課程知識的掌握程度，但是對于激發(fā)學(xué)生在學(xué)完這門課程之后，對本學(xué)科、本領(lǐng)域進(jìn)行進(jìn)一步研究的興趣卻作用不大[4]。為了避免上述的這些情況，《全定制集成電路設(shè)計》考核方式應(yīng)該作出調(diào)整。

作者認(rèn)為通過布置課后小作業(yè)的方式代替原來以學(xué)生出勤和平時上課表現(xiàn)為主的考察方式更有利于學(xué)生深入學(xué)習(xí)《全定制集成電路設(shè)計》這門課程。在整個課程中穿插3-4次課后小作業(yè)，這些小作業(yè)緊跟著講課的進(jìn)度一環(huán)緊扣一環(huán)，課程最后需要完成的大作業(yè)則是幾個小作業(yè)的一個綜合應(yīng)用。學(xué)生們在課后完成作業(yè)的過程中，圍繞著課堂講授的知識查閱資料，使用EDA工具驗(yàn)證、設(shè)計最后完成學(xué)習(xí)報告。讓作業(yè)完成得比較好的同學(xué)在課堂上與其他同學(xué)交流學(xué)習(xí)經(jīng)驗(yàn)，極大地提高學(xué)生課程學(xué)習(xí)的主動性。目前，《全定制集成電路設(shè)計》本科課程采用這樣的考核方式取得良好的效果。

3 教學(xué)過程中結(jié)合EDA工具，培養(yǎng)學(xué)生的實(shí)踐意識和動手能力。

全定制集成電路設(shè)計是一門實(shí)踐性很強(qiáng)的學(xué)科，若高校在授課過程只是進(jìn)行傳統(tǒng)的書面講解或者公式上的推導(dǎo)，這個過程是一旦抽象、復(fù)雜不容易理解，學(xué)生就容易感到枯燥。EDA工具作為現(xiàn)代集成電路技術(shù)的核心，它使得設(shè)計者可以用軟件的方式設(shè)計硬件，也可以使用計算機(jī)進(jìn)行電路的仿真和驗(yàn)證。EDA仿真工具里面的“虛擬器件”、“虛擬儀器”能讓學(xué)生直觀地觀察電路不同的工作狀態(tài)，還能根據(jù)使用者的要求把所需分析結(jié)果完整地打印到電腦屏幕上。學(xué)生若是在課堂上遇到較抽象不易理解的理論知識，使用EDA工具進(jìn)行仿真可以幫助學(xué)生盡早從抽象的理論走出來。如Hspice、Spectre等EDA軟件引入到課程教學(xué)中來有助于學(xué)生對教材知識有更深一層的認(rèn)識，盡早的接觸EDA工具也有助于學(xué)生將來進(jìn)行更深入研究，也有利于學(xué)生工作中熟練使用不同的EDA工具。通過使用Hspice對數(shù)字集成電路的仿真可以得到比理論計算更接近于實(shí)際電路的。學(xué)生可以從理論計算與仿真結(jié)果進(jìn)行對照、比較的過程學(xué)到課本沒有涉及的一些知識，學(xué)生分析問題、解決問題的能力有所提高。

4 改革探討實(shí)踐

以下是學(xué)生完成的一次小作業(yè)的內(nèi)容，學(xué)生用EDA工具驗(yàn)證倒相器兩種不同延時模型的正確性。學(xué)生完成的這次作業(yè)不但鞏固了課堂上所學(xué)的理論知識，還進(jìn)一步了解了器件建模的過程。

圖1是一個CMOS倒相器電路典型結(jié)構(gòu)，由一個NMOS晶體管和一個PMOS晶體管配對而成，兩個器件漏極相連與輸出端Vo，各自源極S和襯底分別接低電位和高電位，柵極相連作為輸入端Vi，圖中CL為倒相器負(fù)載電容。當(dāng)輸入信號Vi為高電平（邏輯1） 時，NMOS晶體管導(dǎo)通，PMOS晶體管截止，此時Vo的電位為低電平（邏輯0）；當(dāng)輸入信號Vi為低電平時（邏輯0）時，NMOS晶體管截止，PMOS晶體管導(dǎo)通，Vo的電位為高電平（邏輯1） ，該電路實(shí)現(xiàn)了對輸入信號Vi進(jìn)行反相的功能。

上升時間tr是指輸入為階躍波的時候，輸出信號從0.1Vdd到0.9Vdd的這段時間；下降時間tf剛好相反，指的是輸入為階躍波條件下，輸出信號從0.9Vdd下降到0.1Vdd所經(jīng)歷的時間，如圖2所示。倒相器上升時間tr和下降時間tf的可以通過兩個不同的模型計算得到。MOS晶體管導(dǎo)通后給負(fù)載電容CL充電或者放電。上升時間或者下降時間可以認(rèn)為是負(fù)載電容CL充電或者放電時間，第一個等效模型如圖3所示。

以PMOS晶體管為例，此時流過電容CL的電流IDP則為：

由于IDP是隨著Vout的變化而變化的，當(dāng)Vout小于PMOS閾值電壓Vtp的絕對值，那么PMOS工作在飽和區(qū)；反之當(dāng)Vout大于閾值電壓Vtp的絕對值PMOS工作在線性區(qū)。公式（1） 聯(lián)合薩氏方程，忽略溝道長度調(diào)制作用時：

CMOS倒相器也可以等效成如圖4的開關(guān)模型，由此觀察到門的響應(yīng)時間是由通過MOS晶體管等效電阻Req與電容CL決定的，而平均延時就可以由一階線性RC電路分析得到，Rn和Rp分別為晶體管工作時對應(yīng)的等效導(dǎo)通電阻。

分析圖4所示等效模型的傳播延時其實(shí)就是分析一階線性RC電路，利用MOS晶體管的平均導(dǎo)通電阻Req表達(dá)式即可很容易算出平均傳播時延，其公式表達(dá)式如公式（6） 所示：

倒相器延時計算模型tP相當(dāng)于一階線性RC電路的時間常數(shù)。聯(lián)合公式（6） 和公式（7） 可以得到倒相器第二種延時模型計算公式，如公式（8） 所示。

[tp=0.69CLReqN+ReqP/2=0.52CLVDD1IDSATN1-79λNVDD+1IDSATP1-79λPVDD] （8）

為了更好的理解倒相器兩種不同的延時模型，課后布置小作業(yè)，要求學(xué)生采用SMIC 0.18um標(biāo)準(zhǔn)CMOS工藝庫，設(shè)計一個倒相器，當(dāng)負(fù)載改變時，用Hspice仿真其延時，并與兩種延時模型計算結(jié)果進(jìn)行比較，根據(jù)實(shí)驗(yàn)結(jié)果分析哪種模型更精確并解釋其原因。課堂上詳細(xì)講解上述兩種延時模型的計算公式，學(xué)生利用這些條件即可完成兩個延時模型的手工計算，最后用EDA軟件對兩個延時模型進(jìn)行驗(yàn)證完成這次小作業(yè)。圖5所示是學(xué)生進(jìn)行比較的一個匯總，從這個匯總可以直觀地觀察到到第二種延時計算模型計算結(jié)果更接近于EDA工具的仿真結(jié)果。第二種延時計算模型在實(shí)際應(yīng)用上比第一種延時計算模型更為精確。學(xué)生通過這次課后作業(yè)不僅深刻了解了兩個模型的計算方法，對器件建模有了初步認(rèn)識，還學(xué)會了如何使用EDA工具對器件模型正確性進(jìn)行仿真驗(yàn)證。

5 結(jié)束語

本文介紹的實(shí)驗(yàn)教學(xué)方法，不僅僅讓同學(xué)是在上課過程中學(xué)習(xí)到全定制集成電路設(shè)計知識，且通過課后完成實(shí)踐掌握了全定制集成電路基本設(shè)計方法和相關(guān)EDA工具的使用，培養(yǎng)學(xué)生養(yǎng)成了專業(yè)創(chuàng)新意識和自主學(xué)習(xí)的積極性，增進(jìn)了《全定制集成電路設(shè)計》的授課效率，取得了良好的教學(xué)效果。

參考文獻(xiàn)：

[1] 衛(wèi)銘斐，王民，楊放，等.集成電路設(shè)計類EDA技術(shù)教學(xué)改革的探討[J].電腦知識與技術(shù)，2012，8（19）4671-4672.

[2] 葉波，趙倩.“大規(guī)模集成電路設(shè)計”課程教學(xué)改革與實(shí)踐[J].中國電力教育，2010（15）：104-106.

[3] 李偉華.VLSI設(shè)計基礎(chǔ)[M].北京：電子工業(yè)出版社，2002.3-3.

[4] 武玉華，路而紅.非微電子專業(yè)“專用集成電路設(shè)計”課程建設(shè)研究[J].南京：電氣電子教學(xué)學(xué)報，2005，27（6）.