耿啟立

(中國(guó)地質(zhì)裝備集團(tuán)有限公司，北京100102)

高速串行數(shù)據(jù)發(fā)送接收芯片CY7B923/933的原理及應(yīng)用設(shè)計(jì)(下)

耿啟立

(中國(guó)地質(zhì)裝備集團(tuán)有限公司，北京100102)

本文主要介紹高速串行HOTLink發(fā)送接收芯片CY7B923/933的構(gòu)成及工作原理，并給出了針對(duì)光纖傳輸、同軸電纜傳輸、屏蔽雙絞線傳輸?shù)膽?yīng)用設(shè)計(jì)。

高速串行；HOTLink；傳輸鏈路；發(fā)送；接收；CY7B923; CY7B933

(續(xù)第3期)

5 CY7B923發(fā)送器工作方式

正常情況下，發(fā)送芯片工作于編碼或旁路兩種工作模式之一。在編碼工作模式，允許用戶發(fā)送和接收8位數(shù)據(jù)和控制信息，而不需要將發(fā)送數(shù)據(jù)或控制字符轉(zhuǎn)換為發(fā)送字符；旁路工作模式用于編碼和解碼由外部協(xié)議控制器來(lái)完成的系統(tǒng)。

兩種工作模式下，CKW時(shí)鐘上升沿將數(shù)據(jù)輸入到輸入寄存器，發(fā)送芯片的輸入時(shí)序和功能可以匹配異步FIFO和時(shí)鐘驅(qū)動(dòng)FIFO的時(shí)序和功能(如圖5所示)。

5.1 編碼工作模式

編碼工作模式，輸入數(shù)據(jù)解析為8個(gè)數(shù)據(jù)位(D0-D7)，1個(gè)控制位(SC/D)和1個(gè)系統(tǒng)診斷位(SVS)。如輸入數(shù)據(jù)是正常的信息數(shù)據(jù)，SC/D輸入應(yīng)為低電平，使用表2所示的有效數(shù)據(jù)字符集對(duì)數(shù)據(jù)進(jìn)行編碼；如輸入數(shù)據(jù)的內(nèi)容是控制或協(xié)議信息，SC/D輸入應(yīng)為高電平，使用表4所示的有效控制和特殊字符集對(duì)數(shù)據(jù)進(jìn)行編碼，特殊字符包括用于光纖通道、ESCON、專有系統(tǒng)和診斷所需的所有協(xié)議字符。

5.2 旁路工作模式

旁路模式，輸入數(shù)據(jù)解析為Db-h、SC/D(Da)和SVS(Dj)等10位進(jìn)行序列化的預(yù)編碼數(shù)據(jù)，通過(guò)鏈路發(fā)送。這時(shí)可采用適合設(shè)計(jì)者的任一編碼方式，僅限制數(shù)據(jù)編碼方法要適于接收器PLL數(shù)據(jù)同步器轉(zhuǎn)換密度(每個(gè)字節(jié)10位)，且和傳輸介質(zhì)兼容。

CKW上升沿加載到輸入寄存器的數(shù)據(jù)，在下一個(gè)CKW上升沿加載到移位寄存器，其后利用內(nèi)部時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘，每次移位一位數(shù)據(jù)到輸出，首位發(fā)送字符(Da)在下一個(gè)CKW的上升沿出現(xiàn)在輸出端(OUTA±、OUTB和OUTC±)。

不論是編碼工作模式還是旁路工作模式，如在CKW上升沿到來(lái)時(shí)發(fā)送芯片輸入未使能(ENA和ENN為高電平)，編碼器插入一個(gè)填充字符K28.5維持正常的鏈路同步。通過(guò)強(qiáng)制方式使發(fā)射芯片始終處于使能狀態(tài)(即ENA或ENN強(qiáng)制連接到低電平)，可以阻止自動(dòng)插入填充字符。

5.3 PECL輸出功能和連接選擇

三個(gè)PECL輸出對(duì)包含相同的輸出信息，其設(shè)計(jì)初衷是用于具有多路連接的系統(tǒng)。每個(gè)輸出對(duì)可以連接不同的串行傳輸介質(zhì)，各傳輸介質(zhì)可有不同的長(zhǎng)度、連接方式和接口。對(duì)于不需要全部3個(gè)輸出對(duì)的應(yīng)用，為降低輸出功耗和噪聲，未使用的輸出對(duì)應(yīng)連接到VCC，內(nèi)部電壓比較器檢測(cè)到輸出對(duì)連接到VCC后,會(huì)禁止該輸出對(duì)的電流源，可減低約5mA的功耗。

對(duì)于鏈路傳輸被禁止期間需要關(guān)閉輸出的應(yīng)用，其通過(guò)FOTO輸入為高電平實(shí)現(xiàn)。雖然在旁路工作方式通過(guò)發(fā)送全“0”數(shù)據(jù)可以確保PECL輸出驅(qū)動(dòng)為低電平(即關(guān)閉光信號(hào)輸出)，但不方便在數(shù)據(jù)傳輸通道插入該級(jí)別的控制，且在編碼工作方式也無(wú)法實(shí)現(xiàn)。FOTO信號(hào)簡(jiǎn)化且增強(qiáng)了該控制功能(常見于基于激光的串行傳輸應(yīng)用)。FOTO輸入高電平，強(qiáng)制OUTA+和OUTB+變?yōu)楦唠娖?，OUTA-和OUTB-變?yōu)榈碗娖?。OUTC±通常用于子系統(tǒng)診斷輸入，不受POTO控制。這種功能分離允許設(shè)計(jì)者進(jìn)行不同的系統(tǒng)架構(gòu)設(shè)計(jì)，且不會(huì)使功能控制信號(hào)和數(shù)據(jù)通道過(guò)載。

5.4 發(fā)送器串行數(shù)據(jù)字符特性

CY7B923 HOTLink?發(fā)送芯片串行輸出符合光纖傳輸通道的規(guī)范要求。串行數(shù)據(jù)輸出由內(nèi)部PLL鎖相環(huán)控制，PLL鎖相環(huán)通過(guò)10倍頻CKW時(shí)鐘產(chǎn)生位時(shí)鐘。PLL鎖相環(huán)和邏輯單元的抖動(dòng)特性要求如下：

(1) 穩(wěn)態(tài)抖動(dòng)(Dj)<35PS(峰-峰值,在發(fā)送連續(xù)的K28.5(C5.0)條件下測(cè)試)

(2) 隨機(jī)抖動(dòng)(Rj)<175PS(峰-峰值,在發(fā)送連續(xù)k28.7(c7.0)條件下測(cè)試)

5.5 測(cè)試模式

CY7B923提供兩種測(cè)試模式：BIST方式和TEST方式。在常規(guī)應(yīng)用中，BIST方式可用來(lái)檢查發(fā)送、接收功能以及連接鏈路。BIST方式對(duì)用戶系統(tǒng)邏輯影響最小，且可作為系統(tǒng)診斷的一部分。

5.5.1 BIST模式

BIST模式的連接和時(shí)序如圖14所示。

圖14 BIST模式連接和時(shí)序示意圖

BIST模式的功能如下：

(1)設(shè)置BISTEN為低電平，進(jìn)入測(cè)試模式,發(fā)射芯片以位比特速率發(fā)送…1010…碼串；

(2)設(shè)置ENA或ENN為低電平，生成測(cè)試序列；

(3)允許發(fā)送芯片執(zhí)行多個(gè)BIST循環(huán)，或直到接收芯片測(cè)試完成，RP每個(gè)BIST循環(huán)產(chǎn)生一個(gè)低脈沖，連接到外部計(jì)數(shù)器用來(lái)監(jiān)控測(cè)試模式循環(huán)；

(4)測(cè)試完成時(shí)，設(shè)置BISTEN、ENA和ENN為高電平，恢復(fù)到正常功能。

BIST模式用于檢查發(fā)送、串行鏈路和接收的全部功能，同時(shí)增強(qiáng)了工廠的正常ATE測(cè)試，在不顯著增加系統(tǒng)開銷的情況下，為應(yīng)用設(shè)計(jì)者提供了一個(gè)用于鏈路和傳輸系統(tǒng)檢查的縝密測(cè)試機(jī)制。

在旁路模式，BIST邏輯功能同編碼方式。MODE為高電平，BISTEN為低電平，使發(fā)送芯片切換到編碼模式并開始發(fā)送BIST參數(shù)；如MODE為低電平，當(dāng)BISTEN切換到高電平時(shí)，發(fā)射芯片恢復(fù)到正常的旁路模式。在TEST模式， BIST功能工作于正常模式。

5.5.2 TEST模式

發(fā)送芯片的3種工作方式通過(guò)MODE輸入管腳來(lái)選擇。當(dāng)MODE連接到VCC時(shí)，旁路編碼器，Da-j直接從輸入寄存器加載到移位寄存器；當(dāng)MODE連接到GND時(shí)，采用光纖通道8B/10B編碼序列對(duì)輸入D0-7、SVS和SC/D進(jìn)行編碼。由于發(fā)送器通常硬連接到編碼方式或旁路方式且兩種方式間不切換，為MODE管腳設(shè)計(jì)了第三種選擇功能，即懸空MODE管腳(內(nèi)部電阻保持MODE管腳為VCC/2電平)選擇芯片TEST工作方式，用于工廠芯片生產(chǎn)測(cè)試或用戶來(lái)料檢驗(yàn)。

測(cè)試模式使發(fā)射芯片工作于編碼模式，OUTA+/OUTB+作為位速率時(shí)鐘，替代了內(nèi)部PLL鎖相環(huán)產(chǎn)生的位時(shí)鐘。在TEST模式，輸入數(shù)據(jù)由CKW時(shí)鐘鎖存到輸入寄存器，輸入寄存器和移位寄存器間的數(shù)據(jù)傳輸由內(nèi)部計(jì)數(shù)器來(lái)定時(shí)。位時(shí)鐘和CKW必須保持固定的相位和10倍頻關(guān)系。RP信號(hào)相位和脈沖寬度由位計(jì)數(shù)器(PLL反饋計(jì)數(shù)器)相位來(lái)控制，輸入和輸出參數(shù)可由內(nèi)部邏輯獲取RP狀態(tài)來(lái)同步，或使用下列技術(shù)，通過(guò)芯片初始化來(lái)匹配ATE測(cè)試參數(shù)：

(1) 不管MODE引腳為高電平或低電平，停止CKW和位時(shí)鐘；

(2) 在時(shí)鐘停止期間，強(qiáng)制MODE引腳為MID狀態(tài)(懸空或保持VCC/2電平)；

(3) 啟動(dòng)位時(shí)鐘，確保其運(yùn)行至少兩個(gè)周期；

(4) 啟動(dòng)CKW時(shí)鐘，其頻率為位時(shí)鐘頻率的十分之一。

6 CY7B933接收芯片工作方式

正常情況下，CY7B933可工作于兩種模式之一。編碼模式允許用戶發(fā)送和接收8位數(shù)據(jù)和控制信息，而無(wú)需先將其轉(zhuǎn)換為傳送字符；旁路模式用于編碼和解碼由外部協(xié)議控制器來(lái)完成的系統(tǒng)。

在任一工作模式下，通過(guò)兩個(gè)差分輸入對(duì)之一接收串行數(shù)據(jù)，路由到移位寄存器和時(shí)鐘同步單元，時(shí)鐘同步器內(nèi)的PLL鎖相環(huán)用其內(nèi)部產(chǎn)生的比特率時(shí)鐘“對(duì)齊”輸入位數(shù)據(jù)流，并將位數(shù)據(jù)流輸入到移位寄存器，在完成1個(gè)字節(jié)移位時(shí)(10個(gè)位數(shù)據(jù)移位時(shí)間)，累計(jì)在數(shù)據(jù)移位寄存器的數(shù)據(jù)傳送給解碼寄存器。

為了按預(yù)設(shè)的字節(jié)邊界“對(duì)齊”輸入位數(shù)據(jù)流，必須對(duì)時(shí)鐘同步器的位計(jì)數(shù)器進(jìn)行初始化。成幀器邏輯單元按定義字節(jié)邊界的特定參數(shù)檢查輸入位數(shù)據(jù)流。組合邏輯濾波器查詢X3.230符號(hào)定義的K28.5特殊字符(逗號(hào))，找到K28.5后，時(shí)鐘同步器內(nèi)的自由運(yùn)行位計(jì)數(shù)器同步地復(fù)位到其初始化狀態(tài)，從而按正確的字節(jié)邊界“組幀”數(shù)據(jù)。

由于感應(yīng)噪聲誤碼會(huì)導(dǎo)致輸入數(shù)據(jù)流的“損壞”，同時(shí)由于誤碼和正常合法數(shù)據(jù)會(huì)組合創(chuàng)建K28.5字符，設(shè)計(jì)了禁止位計(jì)數(shù)器重復(fù)同步的選擇，當(dāng)RF輸入保持低電平時(shí)，將禁止成幀器；當(dāng)RF為高電平時(shí)，直到查詢到K28.5，禁止RDY，其后，RDY恢復(fù)到正常功能。

6.1 編碼方式操作

編碼方式,串行輸入數(shù)據(jù)解碼為八位數(shù)據(jù)(Q0-Q7)，上下文控制位(SC/D)和系統(tǒng)診斷輸出位(RVS)。如解碼寄存器中的數(shù)據(jù)和有效數(shù)據(jù)字符表中數(shù)據(jù)一致，數(shù)據(jù)被解碼為正常的數(shù)據(jù)信息，SC/ D輸出低電平；如輸入位流數(shù)據(jù)和有效特殊字符編碼和序列表中數(shù)據(jù)一致，其被解碼為“控制”或“協(xié)議信息”， SC/D輸出高電平。特殊字符包括用于光纖通道、ESCON、其他專用和診斷數(shù)據(jù)包所定義的所有協(xié)議字符。

6.2 旁路方式操作

旁路方式，不對(duì)串行輸入數(shù)據(jù)進(jìn)行解碼，10位數(shù)據(jù)(Qa-j)直接從解碼寄存器傳送到輸出寄存器。系統(tǒng)默認(rèn)在傳送之前已對(duì)數(shù)據(jù)進(jìn)行過(guò)預(yù)先編碼，并由連接到HOTLink鏈路的其他外部邏輯單元進(jìn)行解碼，數(shù)據(jù)可以使用適于設(shè)計(jì)者的任一編碼方式，唯一限制是編碼方式要采用適于接收芯片PLL鎖相環(huán)數(shù)據(jù)同步器的轉(zhuǎn)換密度(每個(gè)字節(jié)10個(gè)bit),且和傳輸介質(zhì)兼容。

旁路方式，成幀器功能同編碼方式，K28.5參數(shù)仍用于“幀重構(gòu)”串行位流數(shù)據(jù)。

6.3 并行輸出功能

Q0-7、SC/D、RVS等10個(gè)輸出同時(shí)轉(zhuǎn)換，通過(guò)RDY和CKR對(duì)齊，其時(shí)序可直接連接異步FIFO或時(shí)鐘驅(qū)動(dòng)FIFO。

利用CKR時(shí)鐘上升沿(或下降沿)，或RDY上升沿(或下降沿)均可將數(shù)據(jù)輸出鎖存入系統(tǒng)。如使用CKR做數(shù)據(jù)輸出鎖存，RDY可用作接收允許邏輯信號(hào)；RDY低脈沖表示已經(jīng)接收到新的數(shù)據(jù)并準(zhǔn)備交付新數(shù)據(jù)，RDY信號(hào)為低電平60%占空比的字節(jié)速率脈沖串，適于用作CY7C42X異步FIFO 寫脈沖，或CY7C44X時(shí)鐘驅(qū)動(dòng)FIFO寫輸入允許。RDY高電平表示呈現(xiàn)在輸出端的接收數(shù)據(jù)為可忽略的NULL字符(發(fā)送芯片在輸入數(shù)據(jù)間插入的填充字符)。

當(dāng)禁止發(fā)送芯片時(shí)，其將連續(xù)發(fā)送填充字符(K28.5),為確保接收FIFO不被這些虛擬字符填充而溢出，在此期間禁止RDY脈沖輸出。由于K28.5字符串解碼為Q0-7=00000101和SC/D=1，Q0-7輸出數(shù)據(jù)反映出接收數(shù)據(jù)正確但無(wú)變化。當(dāng)新的數(shù)據(jù)(非K28.5)出現(xiàn)時(shí),RDY輸出恢復(fù)正常功能，最后一個(gè)K28.5將伴隨輸出正常RDY脈沖。

填充字符被定義為任一K28.5字符后接續(xù)的仍是K28.5字符，所有的填充字符都不會(huì)引發(fā)RDY脈沖。任一K28.5字符后接續(xù)的任何其他字符(包括違規(guī)字符和非法字符)都將被解析為有效數(shù)據(jù)，會(huì)引發(fā)RDY脈沖。

如上所述，RDY也可用來(lái)表示接收數(shù)據(jù)幀正確。而當(dāng)接收芯片在RF高電平狀態(tài)等待接收K28.5字符時(shí)，RDY輸出被禁止。當(dāng)RDY再次恢復(fù)啟用后，接收數(shù)據(jù)會(huì)被正常的“組幀”和解碼。在RF為高電平狀態(tài)下的旁路模式，每接收到一個(gè)K28.5字符，RDY就輸出一個(gè)脈沖。

6.4 接收芯片測(cè)試模式

CY7B933提供兩種測(cè)試操作方式，BIST方式和TEST方式。在正常應(yīng)用情況下，BIST方式用來(lái)檢查發(fā)送芯片、接收芯片及鏈路的功能，該模式對(duì)用戶系統(tǒng)邏輯影響最小，且可將其作為用戶系統(tǒng)診斷的一部分。

6.4.1 BIST方式

BIST方式的功能如下：

(1)設(shè)置BISTEN為低電平，允許自測(cè)試功能；等待RDY變?yōu)榈碗娖剑硎窘邮盏匠跏蓟幋a；

(2)監(jiān)測(cè)RVS,在任一字節(jié)時(shí)間，利用RVS管腳的高電平來(lái)檢測(cè)參數(shù)是否失配。RDY在每個(gè)BIST循環(huán)輸出一個(gè)高脈沖信號(hào)，可被外部計(jì)數(shù)器用來(lái)監(jiān)測(cè)測(cè)試模式進(jìn)程。Q0-7、SC/D用來(lái)表示預(yù)期的參量，可用于調(diào)試；

(3)測(cè)試完成時(shí)，設(shè)置BISTEN為高電平，恢復(fù)正常工作模式。

6.4.2 TEST方式

MODE輸入管腳用來(lái)選擇接收芯片的三種工作方式之一。當(dāng)MODE管腳連接到VCC時(shí),旁路解碼器，移位寄存器的數(shù)據(jù)直接從解碼鎖存器所存到輸出寄存器的Qa-j輸入端；當(dāng)MODE管腳連接到GND時(shí)，使用8B/10B編碼進(jìn)行解碼，輸出Q0-7、RVS、SC/D；第3個(gè)功能為TEST方式，用于工廠測(cè)試和來(lái)料檢驗(yàn)，通過(guò)保持MODE管腳開路來(lái)選擇(內(nèi)部電路使MODE管腳維持VCC/2電平)。

TEST模式使接收芯片工作于編碼模式，將INB(INB +)用作位速率時(shí)鐘，替代內(nèi)部PLL鎖相環(huán)產(chǎn)生的位速率時(shí)鐘。在TEST模式，由正常邏輯控制移位寄存器、解碼寄存器、輸出寄存器間的傳輸，但使用外部位速率時(shí)鐘替代PLL鎖相環(huán)內(nèi)部時(shí)鐘，內(nèi)部邏輯和測(cè)試參數(shù)輸入通過(guò)發(fā)送一個(gè)SYNC參數(shù)來(lái)同步，使成幀器對(duì)齊位數(shù)據(jù)流邏輯，流程如下：

(1)維持TEST方式多個(gè)時(shí)鐘周期，用來(lái)建立正常的計(jì)數(shù)器序列；

(2)維持RF為允許“幀重構(gòu)”狀態(tài)；

(3)輸入表示K28.5( Sync)的重復(fù)位序列；

(4)RDY變?yōu)榈碗娖剑硎就ㄟ^(guò)K28.5輸入?yún)?shù)建立了字節(jié)邊界；

(5)通過(guò)參數(shù)、電壓和時(shí)序測(cè)試進(jìn)程，可方便測(cè)試程序和測(cè)試者。

TEST方式，在無(wú)需測(cè)試人員提供輸入數(shù)據(jù)或PLL鎖頻及部分正常工作方式下所需的跟蹤和頻率特性條件下，對(duì)接收芯片進(jìn)行邏輯、DC和AC測(cè)試。

7 應(yīng)用設(shè)計(jì)

依據(jù)傳輸距離及傳輸速率要求，可分別選用光纖、同軸電纜、雙絞線作為傳輸介質(zhì)，與CY7B923/933一起構(gòu)成高速串行傳輸鏈路。

7.1 基于光纖傳輸?shù)膽?yīng)用設(shè)計(jì)

圖15和16是采用光纖為傳輸介質(zhì)的CY7B923發(fā)送端口設(shè)計(jì)原理圖和CY7B933接收端口設(shè)計(jì)原理圖。

圖15 光纖傳輸CY7B923發(fā)送端口設(shè)計(jì)原理圖

采用光纖傳輸?shù)膽?yīng)用設(shè)計(jì)，應(yīng)考慮以下因素，并采取適當(dāng)?shù)脑O(shè)計(jì)對(duì)策：

(1)去耦合。為了消除電源耦合，需在發(fā)送和接收每個(gè)芯片的VCC和GND間旁接0.01uF電容；

(2)光纖的選型。遠(yuǎn)距離(20～120km)傳輸，可考慮選用單模光纖；中遠(yuǎn)距離(2～5km)傳輸，可考慮選用多模光纖；短距離(100m左右)傳輸，可考慮選用塑料光纖。

(3)光纖收發(fā)模塊的選型。光纖模塊的選型需綜合考慮傳輸距離、傳輸速率、安全性等要求。短距離較低傳輸速率的應(yīng)用，建議選擇LED光源型光纖收發(fā)模塊，即降低了成本，又無(wú)需采取安全性保障措施；長(zhǎng)距離較高傳輸速率的應(yīng)用，建議選用激光光源型光纖收發(fā)模塊，但需采取安全性設(shè)計(jì)保障對(duì)策，確保應(yīng)用安全。

7.2 基于同軸電纜、屏蔽雙絞線傳輸?shù)膽?yīng)用設(shè)計(jì)

圖17、圖18是采用75Ω同軸電纜(或150Ω屏蔽雙絞線)為傳輸介質(zhì)的CY7B923發(fā)送端口設(shè)計(jì)原理圖和CY7B933接收端口設(shè)計(jì)原理圖(說(shuō)明：同軸電纜采用BNC/TNC連接器，屏蔽雙絞線采用9芯D型連接器)。

圖18 同軸電纜(屏蔽雙絞線)傳輸CY7B933接收端口設(shè)計(jì)原理圖

[1] CYPRESS. CY7B923/CY7B933 HOTLink? Transmitter / Receiver[Z]. 2014.

[2] CYPRESS. HOTLink? Design Considerations[Z]. 2014.

2015-03-01

耿啟立，男，中國(guó)地質(zhì)裝備集團(tuán)有限公司地質(zhì)儀器室主任、高級(jí)工程師，1984年畢業(yè)于長(zhǎng)春地質(zhì)學(xué)院地質(zhì)儀器專業(yè)，長(zhǎng)期從事地震儀器、電法儀器及嵌入式產(chǎn)品設(shè)計(jì)開發(fā)、研發(fā)管理、項(xiàng)目管理、質(zhì)量技術(shù)管理等工作，多次主持開發(fā)國(guó)家重點(diǎn)技術(shù)創(chuàng)新項(xiàng)目，Tel：18600398326，E-mail: gengqili@cgeg.com.cn。

P631.32

A

1009-282X(2015)05-0021-05