侯永飛，倪永婧，王全喜

（1．中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081；2．河北科技大學(xué)，河北 石家莊 050000）

基于MATLAB的全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

侯永飛1，倪永婧2，王全喜1

（1．中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081；2．河北科技大學(xué)，河北 石家莊 050000）

由于鎖相環(huán)工作頻率高，對(duì)其進(jìn)行仿真，數(shù)據(jù)量大，仿真時(shí)間長(zhǎng)。為了提高鎖相環(huán)設(shè)計(jì)效率，有必要建立一個(gè)高效的仿真模型。詳細(xì)分析了全數(shù)字鎖相環(huán)的構(gòu)成及各個(gè)模塊的工作原理，在理論分析的基礎(chǔ)上建立了全數(shù)字鎖相環(huán)的數(shù)字模型，并用MATLAB語(yǔ)言構(gòu)建了一種新的全數(shù)字鎖相環(huán)仿真模型。仿真驗(yàn)證了這種全數(shù)字鎖相環(huán)實(shí)現(xiàn)的可行性，仿真結(jié)果與理論分析基本一致。

全數(shù)字鎖相環(huán)；數(shù)字環(huán)路濾波器；數(shù)控振蕩器；MATLAB

0 引言

鎖相環(huán)（PLL）是實(shí)現(xiàn)2個(gè)信號(hào)相位同步的自動(dòng)控制系統(tǒng)。所謂相位同步是指2個(gè)信號(hào)的頻率相等，相位差為一個(gè)固定值。組成鎖相環(huán)的基本部件有鑒相器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO），傳統(tǒng)鎖相環(huán)的各個(gè)部件都是由模擬電路實(shí)現(xiàn)的［1］。環(huán)路能實(shí)現(xiàn)相位鎖定，主要是利用負(fù)反饋控制系統(tǒng)原理，反饋部件反饋被控制變量，輸入變量與反饋?zhàn)兞勘容^得到誤差信號(hào)，誤差信號(hào)經(jīng)控制器輸出與誤差成比例的控制信號(hào)，來(lái)修正被控制變量，以減小誤差，最終使輸入變量與反饋?zhàn)兞康恼`差趨于0，從而實(shí)現(xiàn)自動(dòng)調(diào)節(jié)的功能。

隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，全數(shù)字鎖相環(huán)（All Digital Phase Locked Loop，ADPLL）逐步發(fā)展起來(lái)。全數(shù)字鎖相環(huán)的組成與傳統(tǒng)環(huán)路構(gòu)造方式完全一致，它仍然是由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)字壓控振蕩器3個(gè)部件組成的一個(gè)閉環(huán)負(fù)反饋相位控制系統(tǒng)，只不過(guò)它的全部電路經(jīng)數(shù)字化處理。與傳統(tǒng)的模擬電路實(shí)現(xiàn)的鎖相環(huán)相比，數(shù)字鎖相環(huán)易于集成，功耗低，體積小，性能可靠，因而在通信系統(tǒng)的載波同步、位同步和相干解調(diào)等方面發(fā)揮了重要的作用［2］。

為了設(shè)計(jì)出滿足系統(tǒng)要求的數(shù)字鎖相環(huán)，首先需要進(jìn)行仿真分析驗(yàn)證。前人在基于晶體管級(jí)模型的SPICE仿真工具上對(duì)鎖相環(huán)進(jìn)行了仿真，結(jié)果比較精確。但是，由于鎖相環(huán)工作在較高頻率上，且仿真需要的數(shù)據(jù)量極大，仿真時(shí)間很長(zhǎng)。因此，有必要建立一個(gè)高效的模型來(lái)解決這個(gè)問(wèn)題。本文建立了數(shù)字鎖相環(huán)可實(shí)現(xiàn)的數(shù)字化結(jié)構(gòu)及模型，并在此基礎(chǔ)上，以文獻(xiàn)［3］中的全數(shù)字鎖相環(huán)為原型，在MATLAB環(huán)境下建立了全數(shù)字鎖相環(huán)的仿真模型。為了驗(yàn)證該模型的正確性，給出了全數(shù)字鎖相環(huán)的仿真結(jié)果。

1 全數(shù)字鎖相環(huán)的數(shù)字化模型

為了更好地對(duì)鎖相環(huán)路進(jìn)行分析，從組成環(huán)路的基本模塊的特性出發(fā)，分別給出了它們的結(jié)構(gòu)原理圖，通過(guò)原理圖對(duì)鎖相環(huán)各個(gè)模塊的作用原理以及系統(tǒng)組成進(jìn)行分析，并給出它們各自的數(shù)學(xué)模型。

1.1 數(shù)字鑒相器

數(shù)字鑒相器采用數(shù)字乘法器及低通濾波器來(lái)實(shí)現(xiàn)具有正弦鑒相特性的鑒相器［3］。數(shù)字化鑒相器由與之相對(duì)應(yīng)的數(shù)字乘法器及低通濾波器組成，其結(jié)構(gòu)如圖1所示。

圖1 數(shù)字鑒相器

圖1中本地振蕩器輸出的數(shù)字信號(hào)可表示為：

輸入信號(hào)經(jīng)A／D采樣后，第k個(gè)采樣時(shí)刻采樣量化后的數(shù)字信號(hào)為［2］：

令ui（tk）＝ui（k），uo（tk）＝uo（k），則ui（k）與uo（k）相乘后，經(jīng)低通濾波得到的數(shù)字誤差信號(hào)為：

式中，θe（k）＝θ1（k）－θ2（k）。

1.2 數(shù)字環(huán)路濾波器

在數(shù)字鎖相環(huán)路中，環(huán)路濾波器起著十分重要的作用，數(shù)字環(huán)路濾波器參數(shù)的設(shè)計(jì)也是鎖相環(huán)設(shè)計(jì)的重點(diǎn)和難點(diǎn)。理想二階環(huán)路濾波器數(shù)字化系統(tǒng)函數(shù)為：

圖2 數(shù)字環(huán)路濾波器結(jié)構(gòu)

1.3 數(shù)字控制振蕩器

數(shù)字控制振蕩器（NCO）是VCO的數(shù)字化實(shí)現(xiàn)結(jié)構(gòu)［4］。在數(shù)字域，NCO相當(dāng)于相位累加器，即

式中，uc（k）為數(shù)字濾波器輸出的數(shù)字控制電壓；為NCO的相位控制增益（rad／V）。利用z變換的性質(zhì)，在初始狀態(tài)θ2（0）＝0時(shí)，有θ2（k＋1）＝zθ2（k），則數(shù)字控制振蕩器NCO輸出相位與控制電壓的關(guān)系為：

即為NCO的數(shù)學(xué)模型。

2 數(shù)字環(huán)路的動(dòng)態(tài)方程

根據(jù)數(shù)字鎖相環(huán)的結(jié)構(gòu)，由環(huán)路各組成部件的數(shù)字化模型，可得到數(shù)字鎖相環(huán)的動(dòng)態(tài)方程和相位模型。環(huán)路的z域相位模型如圖3所示。

圖3 數(shù)字鎖相環(huán)路的相位模型

數(shù)字鎖相環(huán)的動(dòng)態(tài)方程為：

式中，K＝Ud，為數(shù)字環(huán)路總增益（rad）。數(shù)字鎖相環(huán)路的系統(tǒng)函數(shù)為：

將式（4）和式（6）代入式（8），可以得到對(duì)應(yīng)的數(shù)字理想二階鎖相環(huán)路濾波器的系統(tǒng)函數(shù)：

根據(jù)理想二階環(huán)路的系統(tǒng)函數(shù)表達(dá)式和式（9）相比較得到，當(dāng)ωnT＜＜1時(shí)，C1、C2與ωn、ξ的關(guān)系式為：

式中，ωn為無(wú)阻尼振蕩頻率；ξ為阻尼系數(shù)。

3 MATLAB仿真與實(shí)現(xiàn)

依據(jù)描述的鎖相環(huán)的構(gòu)成，基于MATLAB軟件編程［5，6］，實(shí)現(xiàn)了各個(gè)部件的邏輯功能，并對(duì)系統(tǒng)的運(yùn)行過(guò)程進(jìn)行了仿真。

仿真中采用中心頻率f0＝70 MHz的疊加有高斯白噪聲的單載波信號(hào)作為輸入信號(hào)，疊加有高斯白噪聲的單載波信號(hào)可表示為：

根據(jù)帶通信號(hào)采樣定理，可以采用低于信號(hào)頻率的采樣速率，仿真中采樣速率fs＝32．768 MHz。要求環(huán)路的快捕帶ΔωL＞50 kHz，輸入信噪比（S／N）i＜0 dB時(shí)環(huán)路能夠正常鎖定。根據(jù)上面的討論，知道只有當(dāng)ωnT＜＜1時(shí)，才有式（10）和式（11）成立。環(huán)路自然角頻率ωn與快捕帶、阻尼系數(shù)ξ之間的關(guān)系為：ωn＝ΔωL／（2ξ），對(duì)于理想二階環(huán)路來(lái)講，阻尼系數(shù)ξ通常設(shè)為0．707，這樣，只需滿足ΔωLT／（2ξ）＜＜1即可，將ΔωL、ξ、T的值代入，顯然滿足ωnT＜＜1的條件。當(dāng)ΔωL＞50 kHz時(shí)，

為了兼顧穩(wěn)態(tài)相差及快捕帶寬，選擇ωn＝2π× 150×103（rad／s）。根據(jù)數(shù)字環(huán)路總增益：

為了方便工程實(shí)現(xiàn)，仿真測(cè)試了單載波輸入信號(hào)情況下，改變輸入信噪比、載波初始頻偏和環(huán)路濾波器系數(shù)來(lái)測(cè)試捕獲時(shí)間及捕獲后的頻差波動(dòng)范圍等載波環(huán)路的性能［7－10］。

輸入信號(hào)信噪比為20 dB、初始頻偏為92．25 kHz、環(huán)路濾波器系數(shù)C1＝0．055 2、C2＝0．000 967時(shí)的載波環(huán)路仿真結(jié)果如圖4所示。

輸入信號(hào)信噪比為20 dB、初始頻偏為92．25 kHz、環(huán)路濾波器系數(shù)C1＝0．108 9、C2＝0．002時(shí)的載波環(huán)路仿真結(jié)果如圖5所示。

圖4 環(huán)路系數(shù)較小情況下的仿真結(jié)果

圖5 環(huán)路系數(shù)較大情況下的仿真結(jié)果

輸入信號(hào)信噪比為0 dB、初始頻偏為92．25 kHz、環(huán)路濾波器系數(shù)C1＝0．055 2、C2＝0．000 967時(shí)的載波環(huán)路仿真結(jié)果如圖6所示。

圖6 信噪比較小情況下的仿真結(jié)果

根據(jù)以上仿真結(jié)果，可以得出環(huán)路參數(shù)設(shè)計(jì)的幾點(diǎn)討論：

①在環(huán)路系數(shù)相同的情況下，輸入信號(hào)的信噪比越高，則環(huán)路捕獲時(shí)間越短，鎖定后穩(wěn)態(tài)相差也越小。

②在輸入信號(hào)信噪比相同的條件下，增加C1、C2等同于增加了環(huán)路快捕帶ΔωL、加快了環(huán)路鎖定速度，降低C1、C2則剛好起相反的作用。因此，在一些工程設(shè)計(jì)中，在環(huán)路未鎖定前加大C1、C2的取值，以增加鎖定速度；在鎖定后降低C1、C2的取值，以減小穩(wěn)態(tài)相差，這樣可以在鎖定后增加解調(diào)信噪比，降低誤碼率，提高系統(tǒng)性能。

4 結(jié)束語(yǔ)

給出了數(shù)字鎖相環(huán)可實(shí)現(xiàn)的數(shù)字化結(jié)構(gòu)及模型，該結(jié)構(gòu)具有比較簡(jiǎn)單、容易使用數(shù)字電路實(shí)現(xiàn)的優(yōu)點(diǎn)。在理論分析的基礎(chǔ)上，建立了數(shù)字化模型與模擬電路之間的對(duì)應(yīng)關(guān)系，并對(duì)鎖相環(huán)中的2個(gè)主要參數(shù)C1、C2與系統(tǒng)的自然頻率ωn和阻尼系數(shù)ξ之間的關(guān)系進(jìn)行了數(shù)學(xué)描述，從而可以在工程設(shè)計(jì)時(shí)依據(jù)具體的設(shè)計(jì)要求而定量地計(jì)算該參數(shù)，簡(jiǎn)化了數(shù)字鎖相環(huán)的設(shè)計(jì)。

［1］張厥盛，鄭繼禹，萬(wàn)心平．所相技術(shù)［J］．西安：西安電子科技大學(xué)出版社，1998．

［2］李素芝，萬(wàn)建偉．時(shí)域離散信號(hào)處理［M］．長(zhǎng)沙：國(guó)防科技大學(xué)出版社，1998．

［3］季仲梅，楊洪生，王大鳴．通信中的同步技術(shù)及應(yīng)用［M］．北京：清華大學(xué)出版社，2008．

［4］黃智偉．鎖相環(huán)與頻率合成器電路設(shè)計(jì)［J］．西安：西安電子科技大學(xué)出版社，2008．

［5］王 彬．MATLAB數(shù)字信號(hào)處理［M］．北京：機(jī)械工業(yè)出版社，2010．

［6］劉 波，文 忠，曾 涯．MATLAB信號(hào)處理［M］．北京：電子工業(yè)出版社，2006．

［7］杜 勇．?dāng)?shù)字通信同步技術(shù)的MATLAB與FPGA實(shí)現(xiàn)［M］．北京：電子工業(yè)出版社，2013．

［8］陳 鑫，鄧小鶯．MATLAB環(huán)境下的全數(shù)字鎖相環(huán)仿真模型分析［J］．微電子學(xué)，2007，37（4）：490－493．

［9］王小渭，周躍峰，武自芳．全數(shù)字鎖相環(huán)電路的研制［J］．無(wú)線電通信技術(shù)，1999，25（6）：45－46．

［10］李小蓓．?dāng)U頻通信同步系統(tǒng)中鎖相環(huán)的設(shè)計(jì)［J］．無(wú)線電工程，2005，35（4）：41－43．

Design and Implementation of All Digital Phase-locked Loop Based on MATLAB

HOU Yong-fei1，NI Yong-jing2，WANG Quan-xi1
（1．The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China；2．Hebei University of Science and Technology，Shijiazhuang Hebei 050000，China）

Due to the high operation frequency of PLL，the PLL simulation features large data amount and long simulation dura-tion．Therefore，in order to improve the efficiency of PLL design，it is necessary to establish an efficient model for PLL design．In this the-sis，the structure of ADPLLand the principle of each module are described in detail．A mathematical modelon ADPLL is established on the basis of theoretical analysis．Based on previous models for PLL，a new behavioral model for all-digital PLL in MATLAB environment is presented．The simulation test proves the feasibility of the ADPLL．The resultsmainly accord with the theoretical analysis．

all digital PLL；digital loop filter；digital control oscillator；MATLAB

TN911．8

A

1003－3106（2015）07－0079－04

10．3969／j．issn．1003－3106．2015．07．21

侯永飛，倪永婧，王全喜．基于MATLAB的全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)［J］．無(wú)線電工程，2015，45（7）：79－82．

侯永飛男，（1981—），工程師。主要研究方向：衛(wèi)星通信。

2015-04-16

倪永婧女，（1981—），講師。主要研究方向：數(shù)字信號(hào)處理。