劉益青，高偉聰，高厚磊，王林先

（1.濟南大學 自動化與電氣工程學院，山東 濟南 250022；2.山東外事翻譯職業(yè)學院 經(jīng)管學院，山東 濟南 250100；3.山東大學 電氣工程學院，山東 濟南 250061；4.積成電子股份有限公司 廠站部，山東 濟南 250100）

0 引言

智能變電站采用電子式互感器時，采樣值SV（Sampled Value）以點對點直連方式傳輸，以避免外部全局時鐘影響繼電保護的可靠性。單純采用電磁式互感器時，其二次輸出直接接入模擬量采集合并單元MU（Merging Unit）實現(xiàn)就地數(shù)字化采樣。合并單元采用點對點方式傳輸時，數(shù)據(jù)處理、傳輸和等待的延時固定[1-2]，可以與電子式互感器直接SV接入時采用相同的插值方法完成采樣數(shù)據(jù)同步和采樣率變換[3-4]。

但在智能變電站建設實踐中，往往會遇到保護裝置需要同時接入SV和電磁式互感器等多種類型數(shù)據(jù)源的情況，通常的解決方案是增加模擬量輸入合并單元，將全部輸入量統(tǒng)一為SV，但該方案存在增加設備和投資的缺點。在智能化保護裝置中實現(xiàn)多路SV的點對點插值同步方法已經(jīng)比較成熟[5]，基于此方法，本文設計了一種適應同時接入不同類型數(shù)據(jù)信號的保護同步采樣方法，該方法借鑒傳統(tǒng)微機保護實現(xiàn)模擬量采集的技術，對全數(shù)字保護現(xiàn)有的插值同步模塊稍加改造即可實現(xiàn)，既適用于智能變電站的保護設備，還可應用于級聯(lián)合并單元的設計。

1 智能變電站保護數(shù)據(jù)采集與傳輸

1.1 智能變電站數(shù)字化保護的數(shù)據(jù)源類型

智能變電站中采用了電子式互感器，相比傳統(tǒng)的電磁式互感器，具有絕緣簡單、動態(tài)范圍寬、無磁飽和等優(yōu)點，在高電壓等級電網(wǎng)中具有很好的技術經(jīng)濟性。而在中低電壓電網(wǎng)中，由于絕緣問題不突出，電子式互感器的經(jīng)濟性優(yōu)勢不明顯，運行可靠性也亟待提高。同時，常規(guī)的電磁式互感器具有相當成熟的運行經(jīng)驗，并且保護裝置對其磁飽和特性有了有效的應對措施。因此，在中低電壓電網(wǎng)中，仍傾向于保留電磁式互感器的方案，采用模擬量采集的合并單元實現(xiàn)數(shù)字化采集，然后通過光纖實現(xiàn)數(shù)字化傳輸。這種方案有較好的兼容性，既利用了光纖傳輸?shù)目垢蓴_性和可靠性，又可減少互感器二次接線數(shù)量，節(jié)約投資。

從實際應用看，目前智能變電站中的繼電保護設備數(shù)據(jù)源存在以下3種類型，如圖1所示。

a.電子式互感器就地數(shù)字化后，通過合并單元以IEC61850-9-2幀格式[6]接入保護裝置。

b.電磁式互感器通過合并單元進行AD轉換后，通過光纖接入保護裝置。

c.電磁式互感器以電纜直接接入保護裝置。

圖1 智能變電站繼電保護數(shù)據(jù)源分類Fig.1 Three data source types of smart substation protections

1.2 智能變電站混合數(shù)據(jù)源接入的應用場合

正是由于智能變電站的繼電保護系統(tǒng)存在上述不同的數(shù)據(jù)源接入形式，就必然要適應同時接入電磁式互感器模擬量和SV數(shù)字量的情況。下面列舉幾個可能的實際應用場合。

a.變壓器各側不同電壓等級使用不同類型的電流互感器[7]，例如高壓側采用電子式互感器、中低壓側采用電磁式互感器，如圖2（a）所示。

b.變壓器低壓側的備用電源自投裝置[8]，主變低壓側電流從合并單元接入，需要同時完成分段保護，并且分段電流為電磁式互感器模擬量接入的情況，如圖2（b）所示。

c.智能變電站10 kV低壓饋線間隔通常采用電磁式互感器，在母線電壓合并單元采集時，饋線保護需要同時接入電磁式電流互感器和電壓合并單元的電壓SV輸出。

d.常規(guī)變電站在進行智能化改造過程中，母線保護改造完成間隔為電子式互感器、合并單元接入，未改造間隔仍為電磁式互感器接入[9-10]。

圖2 智能變電站混合數(shù)據(jù)源接入的典型應用Fig.2 Typical applications of hybrid datasource types in smart substation

2 混合數(shù)據(jù)源的保護同步采樣方法

2.1 插值同步的實用算法

通過數(shù)據(jù)插值的方法實現(xiàn)多間隔保護數(shù)據(jù)的同步是目前智能變電站主保護的基本技術方案。實現(xiàn)插值同步的根本前提是從采集設備對一次電流、電壓進行數(shù)字化采樣的時刻到保護裝置接收到采樣值的時刻之間的延時固定不變。通過保護裝置與采集設備（主要是合并單元）之間采用點對點的直連光纖鏈路可以保證上述延時不變。這樣，保護裝置可依據(jù)SV的接收時刻推知一次原始數(shù)據(jù)的采集時刻，進而在不同SV輸入之間實現(xiàn)一次原始數(shù)據(jù)側的同步采樣[11]。

實用化的插值同步方案在具體實現(xiàn)時還要解決以下關鍵技術問題。

a.插值時刻基準的選擇。

采用插值算法實現(xiàn)多路數(shù)據(jù)的同步采樣，需要確定統(tǒng)一的插值時刻，即確定將各路數(shù)據(jù)同步到哪個時刻上。插值時刻的選取方法有固定通道法、第一時間到達法和指定插值時刻法3種[12]。本文采用指定插值時刻法，并通過實時測頻調(diào)整插值時刻實現(xiàn)同步采樣。

b.幀接收時刻的精確標定。

采用數(shù)據(jù)插值的方法實現(xiàn)數(shù)據(jù)同步需要3個條件：合并單元的發(fā)送間隔抖動足夠小；數(shù)據(jù)傳輸鏈路延時固定；數(shù)據(jù)幀接收時刻精確標定。第1個條件由合并單元設計保證，采用現(xiàn)場可編程門陣列（FPGA）實現(xiàn)時通?？梢宰龅綍r間抖動小于4 μs[13]；第2個條件在采用點對點直連時可以滿足；第3個條件需要由SV的接收者保證，通常由FPGA實現(xiàn)，在介質(zhì)訪問控制（MAC）層數(shù)據(jù)解幀時進行硬件時間戳精確定標。

c.插值數(shù)值算法的選擇。

常用的插值數(shù)值算法主要包括線性插值、二次插值和三次樣條插值[14]等，在實際應用中選擇何種插值算法主要從計算量和插值精度2個方面權衡。線性插值可滿足大多數(shù)繼電保護的應用要求，只是在高次諧波含量較高的場合，三次樣條插值的計算精度有一定優(yōu)勢[15]。然而無論采用哪種插值算法，均不影響本文的保護數(shù)據(jù)同步采樣方法的原理，因此不作進一步的詳細討論。

2.2 保護設備只接入SV的同步采樣方法

智能變電站的保護裝置如果只接入SV數(shù)字量，且采用點對點的光纖直連方式時，可直接采用數(shù)據(jù)插值的方法實現(xiàn)同步采樣。具體的同步插值時序如圖3所示。

圖3 只輸入SV的同步采樣時序圖Fig.3 Synchronous sampling sequence for SV input only

2路SV的額定延時分別為Td1和Td2，依據(jù)該額定延時和SV幀接收時刻，可推知SV對應的一次輸入采樣時刻。保護裝置再根據(jù)采樣間隔Ts，確定插值脈沖的時刻，并將插值脈沖對應的時刻，分別對2路SV推算到一次側時刻。該時刻往往不會恰好有SV，此時可通過數(shù)據(jù)插值運算獲得所需SV。通過上述處理，對于保護裝置而言，多路SV數(shù)據(jù)在保護采樣脈沖時刻實現(xiàn)了同步采樣。

如果保護裝置僅接入SV數(shù)字量，采樣脈沖的時刻可以按照前述3種選擇方式任意選擇，因為此時同步的目的僅僅是將多路SV數(shù)據(jù)還原到一次側的同一時刻即可。不同的采樣脈沖基準不影響插值結果的同步性，只是會造成后續(xù)保護邏輯處理的延時不同。

2.3 電磁式互感器與SV同時接入的同步采樣方法

當保護裝置同時有電磁式互感器的模擬量輸入和SV數(shù)字量輸入時，仍然可以用數(shù)據(jù)插值的方法實現(xiàn)同步采樣，但是采樣脈沖基準的選擇必須遵循：SV數(shù)字量反映的一次輸入與電磁式互感器反映的一次輸入嚴格同時。以此為根本要求，設計了完全基于采樣脈沖實現(xiàn)的多類型數(shù)據(jù)源接入時的同步采樣方案，處理時序如圖4所示。

圖4 同時接入模擬量和SV的同步采樣時序圖Fig.4 Synchronous sampling sequence for analog and SV inputs

圖4中第一行的采樣序列對應電子式互感器一次輸入的采樣時刻，SV可以由電子式互感器的前端采集模塊就地數(shù)字化得到，也可以由模擬量輸入的合并單元獲得。以相鄰2次采樣的a幀、b幀SV數(shù)據(jù)為例，經(jīng)過額定延時Td（包括采集器延時、合并單元處理延時和鏈路傳輸延時）后，保護裝置接收到這2幀SV數(shù)據(jù)幀并存入數(shù)據(jù)緩存區(qū)，為區(qū)別不同時標，標記為 a′幀和 b′幀。

每間隔Ts時間（插值結果選為1.2 kHz時，Ts≈833 μs），由定時器產(chǎn)生一個采樣脈沖，該時刻記為tk。采樣脈沖有以下2個作用。

a.在tk時刻啟動保護裝置內(nèi)部的AD轉換器（ADC），進行AD轉換，并讀取AD轉換結果，實現(xiàn)模擬量接入通道的定時采樣，如圖4中步驟①所示。

b.確定SV插值同步時刻的基準，如圖4中步驟②所示。tk對應的一次輸入時刻在a、b 2幀之間，因此只要獲得tk對應的SV，即可實現(xiàn)SV數(shù)據(jù)與保護裝置直接采集的模擬量之間的同步采樣。

由于在tk時刻保護裝置尚未接收到a、b這2幀數(shù)據(jù)，因此還無法得到與模擬量同步的SV。在延時Td之后（等效于將采樣脈沖延遲Td時間到t′k），保護裝置接收到a′和b′這2幀SV數(shù)據(jù)，即可作為插值計算數(shù)據(jù)源，得到t′k時刻的插值結果，也就得到了一次輸入tk時刻的SV，顯然該值與直接輸入保護裝置的模擬量采集為同一時刻的SV。

步驟②完成之后，SV通道、模擬量通道各自對應一次輸入tk時刻的同步采樣值就已經(jīng)全部得到。處理時序中的步驟③將步驟①和步驟②中各自獲得的SV進行數(shù)據(jù)組幀并寫入數(shù)字信號處理器（DSP）的 HPI（Host Port Interface）緩存，然后觸發(fā)HPI中斷（步驟④），通知DSP讀取已經(jīng)同步好的保護數(shù)據(jù)，DSP按預定節(jié)奏進行保護計算和邏輯判斷。

從圖4的同步采樣時序可以看出，保護裝置要得到tk時刻的同步采樣值，最長需要等待Td+T的延時，其中T為插值算法導致的最大延時，即4 kHz下的采樣間隔（參見圖3）。同時，觸發(fā)DSP的HPI中斷也會存在最大T時間的抖動。這種時序處理略顯復雜，但可以最大限度地縮短保護數(shù)據(jù)處理延時，提高保護的速動性。并且對常規(guī)微機保護中定時響應采樣中斷的處理時序改變也不大，有利于提高軟件繼承性和可靠性。這一點也是與圖3所示的全部為SV輸入時的處理時序不同的地方，圖3所示處理方式，HPI中斷的時間間隔是均勻的，因此也可用于合并單元的插值同步。

合并單元要求的是輸出抖動足夠小，保護裝置則要求速動性，因此本方案在應用于保護裝置或合并單元時，由于考慮的主要因素不同，處理時需要區(qū)別對待。合并單元為了保證發(fā)送數(shù)據(jù)抖動盡量小，通過插入等待時間，始終保持同步SV的發(fā)送延時固定為 kTs（k=1，2，…），k 依據(jù) Td+T 的大小取值，例如當Ts＜Td+T＜2Ts時取 k=2，通常合并單元的 Ts仍保持4 kHz。

更一般的情況是，保護裝置需要同時接入多路SV數(shù)據(jù)，下面以同時接入模擬量和2路SV的情況為例說明，處理時序如圖5所示。

2路SV的額定延時分別為Td1和Td2。圖5中，步驟①完成模擬量AD轉換；步驟②和③分別獲取2路SV的同步SV，對應時刻分別為2路SV同步插值運算完成后的數(shù)據(jù)可用時刻，其抖動不影響采樣脈沖決定的插值時刻的準確性；步驟④完成步驟準備，匯總步驟①、②、③中數(shù)據(jù)；步驟⑤觸發(fā)HPI中斷完成數(shù)據(jù)傳輸。與只接入1路SV數(shù)據(jù)相比不同之處在于保護裝置得到同一時刻SV的最長等待延時為 max｛Td1，Td2｝+T，其中 T 仍為插值算法導致的最大延時。同理可推知n路SV接入時，最長延時為max｛Td1，Td2，…，Tdn｝+T。

圖5 接入模擬量和多路SV的同步采樣時序圖Fig.5 Synchronous sampling sequence for analog and multi-channel SV inputs

3 實現(xiàn)方案及驗證

3.1 FPGA實現(xiàn)方案

采用Xilinx公司的Spartan-6系列FPGA芯片和TI公司的浮點DSP主處理器為核心器件，實現(xiàn)本文所述的保護同步采樣方案，如圖6所示。

圖6 采用FPGA實現(xiàn)同步采樣方案的框圖Fig.6 Block diagram of FPGA-based synchronous sampling scheme

由于FPGA具有并行處理能力，可以保證延時固定，適用于高速數(shù)據(jù)處理應用，因此采用FPGA作為數(shù)據(jù)處理模塊，采用DSP完成保護計算和邏輯處理。二者之間通過DSP芯片的HPI進行數(shù)據(jù)交換。

不同數(shù)據(jù)源的保護同步采樣功能主要由FPGA模塊完成，按完成的功能可以劃分為數(shù)據(jù)處理部分和信號控制部分。

數(shù)據(jù)處理部分主要完成以下工作：對接收的IEC 61850-9-2格式的SV數(shù)據(jù)幀按照ASN.1編碼規(guī)則進行解幀處理；讀取ADC的模數(shù)轉換結果，并存入數(shù)據(jù)緩存區(qū)；進行插值運算，獲取與模擬量AD轉換時刻同步的多路SV數(shù)據(jù)SV；對已同步的不同來源數(shù)據(jù)進行匯總、成幀并寫入HPI緩沖區(qū)。

信號控制部分主要完成以下工作：在MAC層對接收的SV數(shù)據(jù)幀標定硬件時間戳；實時計算輸入信號頻率，包括硬件測頻和軟件測頻（3.2節(jié)詳述）；根據(jù)實時頻率調(diào)整采樣間隔Ts；通過采樣脈沖控制ADC，啟動AD轉換；根據(jù)采樣脈沖時刻、額定延時和SV數(shù)據(jù)接收時標，生成同步插值脈沖，控制插值時刻，啟動數(shù)據(jù)插值運算；數(shù)據(jù)準備完畢后通知DSP，觸發(fā)HPI中斷。

3.2 信號頻率跟蹤與采樣間隔調(diào)整

傳統(tǒng)微機保護，為了減少頻譜泄漏，通常采用頻率跟蹤技術，通過實時調(diào)整采樣間隔以保證采樣頻率為被采集信號頻率的整數(shù)倍，即實現(xiàn)同步采樣。智能變電站中的合并單元按照固定采樣率進行數(shù)字化采樣，通常不會跟蹤信號頻率和調(diào)整采樣間隔，為此保護裝置需要對數(shù)據(jù)進行專門預處理或者對傅里葉變換計算結果進行修正[16]。

為實現(xiàn)保護插值數(shù)據(jù)的嚴格同步采樣，以繼承常規(guī)微機保護的成熟保護算法，本文設計方案需要對輸入信號進行頻率采集。根據(jù)實時頻率，調(diào)整采樣間隔（即圖4中Ts）。采樣間隔確定后，一方面通過FPGA中ADC控制邏輯調(diào)整采樣脈沖時刻，發(fā)給AD芯片的啟動轉換信號；另一方面通過額定延時和SV幀接收時刻確定保護數(shù)據(jù)插值時刻。

頻率跟蹤的對象可以選擇是電磁式互感器的模擬量輸入或SV輸入。對模擬量輸入進行測頻采用硬件調(diào)理電路實現(xiàn)，利用施密特觸發(fā)器將正弦波整形為方波，通過檢測方波周期實現(xiàn)頻率測量。對于SV輸入通道，即要求實現(xiàn)對等時間間隔的4 kHz采樣數(shù)據(jù)進行軟件測頻，本文采用過零檢測算法配合低通濾波器實現(xiàn)。

3.3 SV品質(zhì)因數(shù)的處理

IEC61850標準對采用數(shù)字化傳輸SV定義了品質(zhì)因數(shù)q，用于反映SV的數(shù)據(jù)是否有效、是否同步等屬性，以便數(shù)據(jù)使用者正確處理各種異常情況。在本文設計的保護同步采樣方案中，對品質(zhì)因數(shù)中的“有效位”、“檢修位”進行了相應處理，而且可以反映SV數(shù)據(jù)的“雙路AD差異過大”品質(zhì)屬性。處理原則如下。

a.對于模擬量接入通道。根據(jù)AD采集回路的自檢結果置數(shù)據(jù)“有效位”；根據(jù)保護裝置的檢修狀態(tài)置“檢修位”，由于采集回路在保護裝置內(nèi)部，因此不會出現(xiàn)檢修不一致的狀態(tài)；當模擬量采集通道數(shù)量冗余時，采用雙AD并行轉換模式，比較雙AD的轉換結果，相應地置“雙路AD差異過大”標志。

b.對于SV接入通道。由于要從4 kHz的原始采樣數(shù)據(jù)降頻插值成1.2 kHz的同步采樣數(shù)據(jù)，所以插值運算可能只用到插值時刻前后的數(shù)幀SV數(shù)據(jù)（例如線性插值只用前后2幀）。因此插值結果的“有效位”，根據(jù)插值所使用的SV數(shù)據(jù)“有效位”生成，只要使用到的原始SV數(shù)據(jù)幀中有1幀為“無效”數(shù)據(jù)，則插值結果為“無效”。未使用的SV數(shù)據(jù)出現(xiàn)“無效”，不影響插值結果數(shù)據(jù)的“有效位”，只給出告警信息。同理，插值結果的“檢修位”根據(jù)插值所使用的SV數(shù)據(jù)“檢修位”生成。如果出現(xiàn)插值所使用的前后2幀SV數(shù)據(jù)“檢修位”不同的情況，則維持上次插值結果狀態(tài)，并置本次插值結果數(shù)據(jù)“無效”。對于訂閱的雙AD數(shù)據(jù)，對插值之后的結果進行雙AD差異過大判斷，并置相應標志。

除了對品質(zhì)因數(shù)進行實時處理外，還須對SV數(shù)據(jù)異常情況進行檢測和處理。若僅1幀丟失則進行糾錯，不影響數(shù)據(jù)同步結果；若發(fā)生多幀連續(xù)丟失，則直接補空幀，置數(shù)據(jù)品質(zhì)為無效。

在FPGA數(shù)據(jù)處理模塊中，不管是模擬量接入還是SV接入，均記錄每一個采樣點的品質(zhì)狀態(tài)，并通過HPI與SV數(shù)據(jù)一起傳送給保護模塊，由保護模塊根據(jù)具體情況進行告警或保護閉鎖，以提高數(shù)字化保護的可靠性和適應性。

3.4 實現(xiàn)方案的有效性驗證

對采用本方案的某型號變壓器保護裝置分別進行靜態(tài)實驗和RTDS動模實驗進行驗證。靜態(tài)實驗中高壓側電流為合并單元輸出的SV接入，低壓側電流為模擬量直接接入。實驗設備采用博電PW366保護測試儀及積成電子研制的SAU型合并單元，表1為比率差動保護動作精度測試結果。

表1 比率差動保護動作精度測試結果Table 1 Results of operational accuracy test for proportional differential protection

在開普實驗室的三繞組變壓器模型上進行RTDS實驗，高、中壓側電流通過合并單元接入保護裝置，低壓側電流由功放直接接入保護裝置。圖7為區(qū)內(nèi)AB相金屬性故障時錄波圖，TripGO接點為智能終端的硬接點開出信號。

圖7 RTDS動模錄波圖Fig.7 Recorded waveform of RTDS dynamic simulation

通過上述測試數(shù)據(jù)和錄波圖可以看出，采用本方案的變壓器保護裝置，在同時接入多種數(shù)據(jù)源時動作誤差遠小于±2.5%國標要求；區(qū)內(nèi)金屬性故障時比率差動保護的GOOSE出口時間在25 ms左右。主要指標等均超過國標、行標的要求，表明本文設計方案在混合數(shù)據(jù)源接入情況下具有較高的采集精度和較小的時延。

為驗證在SV采樣異常情況下本文方案的適應性，利用博電PNF800數(shù)字式測試儀的SV異常模擬模塊進行測試。在丟幀、抖動、飛點及數(shù)據(jù)無效等異常情況下，保護均能可靠閉鎖，表明本方案有較強的適應性。

4 總結及展望

為了適應智能變電站同時存在多種類型的保護數(shù)據(jù)源接入等實際情況，研究了保護裝置實現(xiàn)SV數(shù)字量和電磁式互感器模擬量同時接入方式下的同步采樣方法。采用高性能的FPGA和浮點DSP為主處理器件，實現(xiàn)了設計方案，成功應用于變壓器差動保護和備用電源自投等智能變電站保護控制設備，并已投入現(xiàn)場運行。該設計方案除了可以應用于保護設備外，對于有類似需求的級聯(lián)合并單元、模擬量采集合并單元的設計都有一定的借鑒意義。

進一步地展望，該方法在保護設備中應用后，可以使數(shù)據(jù)應用者不必關心是電磁式互感器還是合并單元接入，并可實現(xiàn)裝置內(nèi)部點對點的高速數(shù)據(jù)傳輸，有利于提升智能變電站二次設備的軟硬件平臺的通用化和模塊化。

致 謝

積成電子股份有限公司廠站部工程師林偉、王秀廣、李波在方案研究及實驗驗證過程中給予了大力支持和幫助，開普實驗室提供了故障錄波圖，在此致以誠摯感謝！