林曉玲　恩云飛　姚若河

(1.工業(yè)和信息化部電子第五研究所 電子元器件可靠性物理及其應(yīng)用技術(shù)重點(diǎn)實(shí)驗(yàn)室, 廣東 廣州 510610;2.華南理工大學(xué) 電子與信息學(xué)院, 廣東 廣州 510640)

?

3D疊層封裝集成電路的缺陷定位方法*

林曉玲1恩云飛1姚若河2?

(1.工業(yè)和信息化部電子第五研究所 電子元器件可靠性物理及其應(yīng)用技術(shù)重點(diǎn)實(shí)驗(yàn)室, 廣東 廣州 510610;2.華南理工大學(xué) 電子與信息學(xué)院, 廣東 廣州 510640)

摘要:三維(3D)疊層封裝集成電路是高性能器件的一種重要封裝形式,其獨(dú)特的封裝形式為失效定位帶來(lái)了新的挑戰(zhàn).文中融合實(shí)時(shí)鎖定熱成像和X射線探測(cè)技術(shù),提出了一種3D疊層封裝集成電路缺陷定位方法.該方法首先利用X射線探測(cè)技術(shù)從器件的正面、側(cè)面獲取電路內(nèi)部結(jié)構(gòu)并成像,進(jìn)而確定芯片的裝配位置及面積、芯片疊層層數(shù)、引線鍵合方式;然后利用鎖定熱成像技術(shù)獲得缺陷在封裝內(nèi)部傳播的延遲信息及在封裝內(nèi)部xy平面上的信息,通過(guò)計(jì)算不同頻率下的相移來(lái)確定疊層封裝中缺陷在z軸方向的位置信息.對(duì)某型號(hào)塑料封裝存儲(chǔ)器SDRAM中缺陷的定位及對(duì)缺陷部位的物理分析表明,鎖定熱成像與X射線探測(cè)技術(shù)相結(jié)合,可以在不開(kāi)封的前提下進(jìn)行3D疊層封裝集成電路內(nèi)部缺陷的定位.

關(guān)鍵詞：三維疊層封裝;集成電路；缺陷定位;失效分析

用立體空間實(shí)現(xiàn)多芯片互連的三維(3D)疊層芯片封裝技術(shù)在提高電路性能的同時(shí),極大地降低了電路的功耗,成為高性能器件的一種重要封裝形式[1- 2].

在疊層芯片封裝中,通常采用液態(tài)環(huán)氧樹(shù)脂或者環(huán)氧樹(shù)脂薄膜作為多層芯片之間的粘合劑.封裝過(guò)程中注塑壓力的大小、環(huán)氧樹(shù)脂顆粒的大小、疊層芯片之間的縫隙大小等，都是采用液態(tài)環(huán)氧樹(shù)脂作為貼片粘合劑時(shí)容易出現(xiàn)網(wǎng)狀芯片破裂的原因.與封裝有關(guān)的缺陷是3D疊層封裝器件的主要失效機(jī)理之一[3- 5].近年來(lái),針對(duì)3D疊層封裝集成電路失效的分析,大多集中在封裝級(jí)缺陷導(dǎo)致的失效及其分析,分別采用聲學(xué)掃描顯微技術(shù)和剖面固封研磨法、聚焦離子束技術(shù)、ANSYS有限元模擬等去揭示及分析封裝工藝造成的某層芯片網(wǎng)狀破裂或者疊層芯片分層等失效[6- 7].

在3D疊層封裝集成電路中,除了出現(xiàn)封裝級(jí)失效外,還會(huì)出現(xiàn)如介質(zhì)擊穿、靜電放電(ESD)損傷、過(guò)電應(yīng)力(EOS)損傷、后道互連工藝相關(guān)的缺陷等芯片級(jí)失效,要求相應(yīng)的缺陷定位技術(shù)不僅能定位缺陷在xy平面上的位置,還要能給出缺陷在z軸方向上的深度信息,以確定缺陷位置.3D疊層封裝形式的出現(xiàn),使失效分析面臨新的挑戰(zhàn).傳統(tǒng)的以機(jī)械探針、光學(xué)顯微術(shù)、光發(fā)射顯微技術(shù)、紅外熱像法、液晶法、掃描電子顯微鏡、電子束測(cè)試等針對(duì)單一芯片封裝形式的失效定位方法無(wú)法滿足多芯片疊層封裝電路中缺陷的探測(cè).時(shí)域反射技術(shù)(TDR)和磁顯微缺陷定位技術(shù)由于空間分辨率等因素的限制也不能滿足需要[8- 11],無(wú)法分辨出與電測(cè)結(jié)果相關(guān)的芯片級(jí)缺陷在封裝內(nèi)部多層芯片中的位置,無(wú)法為后續(xù)的物理分析(不同層對(duì)應(yīng)的破壞性物理分析方法不同)縮小故障區(qū)域.

文中結(jié)合3D疊層封裝的結(jié)構(gòu)特點(diǎn),提出了結(jié)合實(shí)時(shí)鎖定熱成像及X射線探測(cè)技術(shù)的3D疊層芯片封裝器件內(nèi)部缺陷定位方法,以便在不開(kāi)封的情況下能對(duì)3D疊層芯片封裝集成電路內(nèi)部缺陷進(jìn)行定位,確定缺陷部位在3D封裝內(nèi)部xy平面上的位置及具體芯片層.

1缺陷定位技術(shù)原理

1.1實(shí)時(shí)鎖定熱成像

熱成像技術(shù)利用有缺陷或性能不佳的集成電路常常會(huì)出現(xiàn)異常熱輻射并導(dǎo)致局部溫度升高的原理進(jìn)行定位.通過(guò)調(diào)制施加在被測(cè)電路上的電壓并利用功率耗散和熱輻射之間的關(guān)系來(lái)識(shí)別異常的發(fā)熱,進(jìn)而找到電路缺陷所在.在周期性時(shí)鐘脈沖激勵(lì)信號(hào)的作用下,缺陷產(chǎn)生周期性的熱響應(yīng),并形成與信號(hào)頻率相關(guān)的加電時(shí)的圖像和斷電時(shí)的圖像[12- 15],分別用正交函數(shù)sint和cost表示.對(duì)sint和cost進(jìn)行加權(quán)異或處理操作,得到異相位結(jié)果,即相位偏移(簡(jiǎn)稱相移,用θ表示)：

(1)

式中,θ代表激勵(lì)信號(hào)及熱響應(yīng)之間的延遲信息,該結(jié)果與缺陷在z軸方向上的位置相關(guān).對(duì)sint和cost的同相位結(jié)果用于表示缺陷所產(chǎn)生熱源在xy平面上的位置.

利用鎖定熱成像技術(shù)可以得到缺陷在封裝內(nèi)部傳播的延遲信息及在封裝內(nèi)部xy平面上的信息,但無(wú)法確定熱源所處的具體位置信息,無(wú)法分辨缺陷位于疊層封裝中的哪層芯片上.而且僅借助該技術(shù)時(shí),由于不清楚疊層封裝內(nèi)部芯片的大小及位置等結(jié)構(gòu)信息,故無(wú)法判斷是芯片內(nèi)部的缺陷還是引線等其他部位的缺陷.因此,不能僅僅依靠此技術(shù)來(lái)實(shí)現(xiàn)對(duì)疊層封裝中芯片級(jí)缺陷的定位.

1.2X射線探測(cè)技術(shù)

X射線探測(cè)技術(shù)是根據(jù)樣品不同部位對(duì)X射線吸收率和透射率的不同,利用X射線通過(guò)樣品各部位衰減后的射線強(qiáng)度來(lái)檢測(cè)樣品內(nèi)部缺陷.X射線衰減的程度與樣品的材料品種、樣品的厚度和密度有關(guān).樣品局部缺陷會(huì)造成該處的吸收系數(shù)異常,進(jìn)而引起X射線影像圖的局部襯度異常,通過(guò)觀察X射線像,可判斷樣品是否異常.

X射線探測(cè)技術(shù)可以在不打開(kāi)封裝的情況下檢測(cè)電子元器件及多層印刷電路板的內(nèi)部結(jié)構(gòu)、內(nèi)引線開(kāi)路或短路、粘接缺陷、焊點(diǎn)缺陷、封裝裂紋、空洞、橋連及器件漏裝等缺陷.利用該技術(shù),可以觀察疊層封裝器件中的芯片位置、引線鍵合方式、疊層層數(shù),但受空間分辨率的限制(亞微米量級(jí)),無(wú)法對(duì)封裝芯片上的細(xì)微缺陷進(jìn)行探測(cè)定位.

1.3缺陷的3D定位

根據(jù)疊層封裝集成電路的結(jié)構(gòu)特點(diǎn),對(duì)疊層封裝電路中缺陷的探測(cè)需要在不開(kāi)封的情況下進(jìn)行,單純依靠上述兩種方法均無(wú)法達(dá)到此要求.因?yàn)槔肵射線探測(cè)技術(shù)從器件的正面、側(cè)面等不同角度獲取電路內(nèi)部結(jié)構(gòu)并成像,可確定芯片的裝配位置及面積大小、芯片疊層層數(shù)、引線鍵合方式；然后結(jié)合X射線觀察像與鎖定熱成像進(jìn)行分析,根據(jù)X射線正面觀察像與熱成像的疊加可判斷熱斑所在的位置是在芯片范圍內(nèi)還是在引線鍵合范圍內(nèi),但根據(jù)X射線側(cè)面觀察像顯示的芯片疊層層數(shù)結(jié)合鎖定熱成像技術(shù)得到的z軸深度信息(延遲信息),仍然無(wú)法準(zhǔn)確判斷缺陷部位是位于哪層芯片中.

在不開(kāi)封的情況下,封裝內(nèi)部缺陷所產(chǎn)生的熱響應(yīng)需穿透封裝材料傳播至器件的表面才能被探測(cè)到.假設(shè)封裝內(nèi)部所有材料的特性都是一致的,則熱響應(yīng)傳播的原理可以簡(jiǎn)化，如圖1所示.從器件的正、背面對(duì)封裝內(nèi)部的熱傳播進(jìn)行探測(cè),分別得到熱延遲時(shí)間Δt1及Δt2,再結(jié)合器件本身的厚度h,可推算出缺陷所在位置的深度信息z:

(2)

圖1　封裝中缺陷熱響應(yīng)傳播的簡(jiǎn)化原理

Fig.1Simplified principle of the thermal response propagation of the defect in the package

實(shí)際上,集成電路的封裝中包含多種材料,如包括塑封料、芯片之間的粘合劑、Si芯片、芯片底座等,這些對(duì)紅外光的透明性并不一致.因此,封裝內(nèi)部缺陷所產(chǎn)生的熱響應(yīng)并不能夠立刻被直接探測(cè)到,而是在封裝內(nèi)部傳播經(jīng)過(guò)某種材料(塑封料、芯片、芯片之間粘接層等)產(chǎn)生一定的熱延遲之后才到達(dá)器件表面而被探測(cè)到,熱傳播路徑L是與頻率相關(guān)的[16],也與封裝內(nèi)部的材料性能有關(guān),如材料的密度ρ、熱容率Cp、熱導(dǎo)率κ等.

綜合上述因素,不同頻率下由材料特性決定的熱傳播路徑為

(3)

式中:α=κ/(ρCp),為材料的熱擴(kuò)散率;f為頻率.

熱傳播路徑對(duì)應(yīng)著激勵(lì)信號(hào)由輸入至在封裝表面測(cè)到熱響應(yīng)時(shí)的熱延遲θ,L和θ的關(guān)系如下：

(4)

(5)

Si芯片具有良好的熱擴(kuò)散,不會(huì)造成過(guò)多的熱延遲,但芯片粘接劑及塑封料的熱傳播性則較差,會(huì)造成較大的熱延遲.因此,非頂層芯片中缺陷的熱耗散傳播至封裝表面所需的熱延遲受芯片粘接劑等非Si材料的影響,勢(shì)必遠(yuǎn)大于頂層芯片中缺陷的熱延遲.將不同層次芯片的表面作為參考界面,對(duì)利用式(5)得到的參考相移值θref與利用式(1)得到的不同頻率下的實(shí)際相移值θreal進(jìn)行比較,可得到缺陷在封裝內(nèi)部的軸深度信息,解決疊層封裝中缺陷在z軸方向上位置信息確定難的問(wèn)題.

2實(shí)驗(yàn)驗(yàn)證

實(shí)驗(yàn)樣品為某型號(hào)的塑料封裝存儲(chǔ)器SDRAM,采用極小尺寸BGA封裝(107-ball FBGA).樣品經(jīng)ESD實(shí)驗(yàn)后,I/O 管腳(H8)對(duì)VSSN(E2)呈電阻性失效,如圖2的虛線所示(實(shí)線為良品的I/O端口二極管特性).圖3為樣品的X射線側(cè)面觀察像,兩層引線鍵合對(duì)應(yīng)著封裝內(nèi)部的兩層芯片疊層.

對(duì)3D疊層封裝集成電路進(jìn)行缺陷定位時(shí),在沒(méi)有電路設(shè)計(jì)資料的情況下,外管腳與封裝內(nèi)部鍵合引線的對(duì)應(yīng)關(guān)系是無(wú)法知曉的.因此,雖然確定了H8管腳對(duì)VSSN(E2)呈電阻性失效,但卻因分不清H8是上層芯片還是下層芯片上的鍵合引線而無(wú)法通過(guò)H8對(duì)E2所成的熱成像直接判斷該電阻性缺陷部位處于上層芯片還是下層芯片中.

圖2　良品、失效樣品的I-V特性曲線

Fig.2I-Vcharacteristic curves of the good and failed samples

圖3　樣品的X射線側(cè)面觀察照片

在H8對(duì)VSSN(E2)電壓為0～0.5 V(5.7 mA)、熱捕捉時(shí)間為5 min的條件下,捕捉H8對(duì)VSSN(E2)的熱響應(yīng),得到斷電和加電時(shí)的圖像,如圖4所示,從圖4(b)可看到明顯的紅色斑點(diǎn).將加電和斷電時(shí)的圖像疊加及異或處理,得到如圖5所示的熱成像,可初步確定紅斑部位處于樣品內(nèi)部,對(duì)應(yīng)著可能的缺陷位置.

利用X射線探測(cè)技術(shù)觀察樣品的內(nèi)部結(jié)構(gòu),得到的X射線觀察正面像如圖6所示.芯片采用金絲引線鍵合,鍵合絲、封裝外部焊球及芯片均未見(jiàn)異常.將該X射線探測(cè)結(jié)果與圖5的熱成像相重疊并觀察,結(jié)果見(jiàn)圖7,從圖中可以看到該紅斑位于芯片內(nèi)部,并不是引線互連方面的缺陷,進(jìn)而獲得了缺陷部位在封裝內(nèi)部xy平面上的信息.

該存儲(chǔ)器樣品的塑封封裝整體高度為1 001 μm,對(duì)同批次良品進(jìn)行環(huán)氧固封,之后利用研磨的方法制作剖面.分析該剖面,得到芯片上方塑封材料、上/下層芯片、芯片粘接劑的厚度分別為339.07、187.44、190.08、66.01 μm,如圖8所示.因此,上層芯片上表面中缺陷產(chǎn)生的熱輻射傳播至封裝表面被探測(cè)到的路徑約為339.07 μm,下層芯片上表面中缺陷產(chǎn)生的熱輻射傳播至封裝表面被探測(cè)到的路徑約為592.52 μm.根據(jù)封裝中塑封材料、Si芯片和層間粘合劑(環(huán)氧樹(shù)脂薄膜)的密度、熱容量、熱導(dǎo)率,計(jì)算得到塑封材料、上/下層芯片、芯片粘接劑的熱擴(kuò)散率分別為0.80、87.00、87.00、0.13 mm2/s.

(a)斷電時(shí)

(b)加電時(shí)

圖5　H8對(duì)VSSN的熱成像

圖6　X射線圖像

圖7　熱成像與X射線像重疊(H8對(duì)VSSN)

分別計(jì)算在不同頻率(1、2、5、10、20 Hz)下缺陷在上層芯片上表面、下層芯片上表面時(shí)的參考熱延遲θref,結(jié)果如圖9所示.再結(jié)合樣品中各材料的特性參數(shù)分別計(jì)算出不同鎖定頻率(1、2、5、10、20 Hz)下的熱延遲θreal,結(jié)果如圖9所示.從圖中可以看出,實(shí)測(cè)的熱延遲小于熱延遲參考值.結(jié)合式(2)可知,缺陷在封裝內(nèi)部的位置越深,即z值越大,熱傳播距離越大,對(duì)應(yīng)的熱延遲也越大.因此,可判斷缺陷部位在上層芯片上.

圖8　由良品獲得的封裝內(nèi)部的各層厚度

圖9　熱延遲與鎖定頻率的關(guān)系

Fig.9Relationship between theremal delay and lock-in frequency

根據(jù)上述確定的缺陷在封裝內(nèi)部xy平面及z方向上的信息,利用化學(xué)腐蝕法對(duì)該樣品進(jìn)行開(kāi)封.開(kāi)封后的樣品形貌如圖10所示.結(jié)合缺陷探測(cè)定位的結(jié)果及管腳的分布圖可確定缺陷位置(位于圖11的白色圓圈內(nèi)),斑點(diǎn)所在位置在電子掃描顯微鏡下的形貌如圖12所示.從圖12可見(jiàn),斑點(diǎn)所示位置的端口保護(hù)電路中出現(xiàn)了擊穿燒毀形貌.觀察芯片內(nèi)部其他部位,未見(jiàn)其他異常損傷.

圖10　開(kāi)封樣品的內(nèi)部形貌

圖11　缺陷定位方法鎖定的缺陷范圍

以上分析結(jié)果表明,鎖定熱成像技術(shù)與X射線探測(cè)技術(shù)相結(jié)合,可有效地實(shí)現(xiàn)3D疊層封裝集成電路內(nèi)部缺陷的定位.

(a)光學(xué)顯微圖像

(b)圖(a)的局部放大圖

(c)缺陷在電子掃描顯微鏡下的形貌

3結(jié)論

文中結(jié)合實(shí)時(shí)鎖定熱成像及X射線探測(cè)技術(shù)來(lái)實(shí)現(xiàn)3D疊層封裝集成電路內(nèi)部缺陷的探測(cè)定位.實(shí)驗(yàn)結(jié)果表明,該方法可縮小故障檢測(cè)范圍,將缺陷三維定位在一個(gè)很小的空間,在不開(kāi)封的前提下進(jìn)行三維定位,為缺陷后續(xù)的物理分析、失效機(jī)理確認(rèn)提供了一種技術(shù)手段.

參考文獻(xiàn)：

[1]鄧丹,吳豐順.周龍?jiān)?等.3D 封裝及其最新研究進(jìn)展 [J].微電子器件與技術(shù),2010,47(7):443- 450.

DENG Dan,WU Feng-shun,ZHOU Long-zao,et al.3D package and its latest research [J].Microelectronic Device & Technology,2010,47(7):443- 450.

[2]夏艷.3D集成的發(fā)展現(xiàn)狀與趨勢(shì) [J].中國(guó)集成電路,2011,146(7):23- 28.

XIA Yan.Development and trend of 3D integration [J].China Integrated Circuit,2011,146(7):23- 28.

[3]CRAIGIN B K,ZHOU B L,BRIDGMON J R.Stacked-die failure mechanisms for an octal,current input 20-bit analog-to-digital converter [C]∥Proceedings of the 31st International Symposium for Testing and Failure Analysis.San Jose:ASM International,2005:21- 26.

[4]RAMA L de la,NUARTN D,NERY M.Die edge thin film delamination on the bottom die of a stacked chip scale package(SCSP) [C]∥Proceedings of the 31st International Symposium for Testing and Failure Analysis.San Jose:ASM International,2005:37- 39.

[5]CHRISTOPHER C,FLORES D,ASPERA B.Effect of inter-die adhesive profile on the integrity of die surface in die stacking package [C]∥Proceedings of the 33rd International Symposium for Testing and Failure Analysis.San Jose:ASM International,2007:126- 129.

[6]顧靖,王珺,陸震,等.芯片疊層封裝的失效分析和熱應(yīng)力模擬 [J].半導(dǎo)體學(xué)報(bào),2005,26(6):1273- 1277.

GU Jing,WANG Jun,LU Zhen,et al.Failure analysis and thermal stress simulation in a stacked die package [J].Chinese Journal of Semiconductor,2005,26(6):1273- 1277.

[7]BALACANO D E L,RAMA L D L.Effect of die chip-outs and reflow temperature on the mechanical behavior of a 5-die-stacked chip scale package [C]∥Proceedings of the 33rd International Symposium for Testing and Failure Analysis.San Jose:ASM International,2007:130- 133.

[8]CHEN X L,YUAN G H,XU G N,et al.Advanced fault localization techniques in microelectronics failure analysis [C]∥Proceedings of the International Conference on Reliability Maintainability and safety.Guangzhou:IEEE,2014:3- 9.

[9]FARINA M,ANDREA D,DAVIDE M,et al.Time-domain

reflectometry for near-field scanning microwave micro-scopy [C]∥Proceedings of the International Microwave Symposium.Phoenix:IEEE,2015:1- 4.

[10]林曉玲,練建文,章曉文,等.基于差分圖像定位法的集成電路光發(fā)射探測(cè)技術(shù) [J].華南理工大學(xué)學(xué)報(bào)(自然科學(xué)版),2014,42(9):70- 75.

LIN Xiao-ling,LIAN Jian-wen,ZHANG Xiao-wen,et al.Differential image localization method for IC PEM [J].Journal of South China University of Technology(Natural Science Edition),2014,42(9):70- 75.

[11]ALTON J,IGARASHI M.Non-destructive fault localization in advanced IC packages using electro-optical terahertz pulse reflectometry [C]∥Proceedings of the Microelectronics Packaging Conference.Grenoble:IEEE,2013:1- 4.

[12]RUDOLF S,SHINOBU M,TOSHI N,et al.Use of lock-in thermography for non-destructive 3D defect localization on system in package and stacked-die technology [C]∥Proceedings of the 37th International Symposium for Testing and Failure Analysis.San Jose:ASM International,2011:68- 72.

[13]SCHMIDT C,ALTMANN F,GROSSE C,et al.Lock-in-thermography for 3-dimensional localization of electrical defects inside complex packaged devices [C]∥Procee-dings of the 34th International Symposium for Testing and Failure Analysis.Portland:ASM International,2008:102- 107.

[14]ANDONOVA A,ANGELOV G,CHERNEV P.Diagnostics of packaged ICs by infrared thermography [C]∥Proceedings of the 37th International Spring Seminar on Electronics Technology.Dresden:IEEE,2014:261- 266.

[15]WADHWA K,SCHLANGEN R,LIAO J,et al.Failure analysis of low-ohmic shorts using lock-in thermography [C]∥Proceedings of the 21st International Symposium on the Physical and Failure Analysis of Integrated Circuits.Marina Bay Sands:IEEE,2014:62- 65.

[16]CHRISTIAN S,FRANK A,RUDOLF S,et al.Non-destructive defect depth determination at fully packaged and stacked die devices using lock-in thermography [C]∥Proceedings of the 17th International Symposium Physical & Failure Analysis of Integrated Circuits.Singapore:IEEE,2010:1- 5.

收稿日期:2015- 07- 22

*基金項(xiàng)目:廣東省自然科學(xué)基金資助項(xiàng)目(2014A030313656)

Foundation item:Supported by the Natural Science Foundation of Guangdong Province(2014A030313656)

作者簡(jiǎn)介:林曉玲(1978-),女,博士,高級(jí)工程師,主要從事微電子可靠性物理、IC失效分析技術(shù)研究.E-mail:lin_x_l@163.com ?通信作者: 姚若河(1961-),男,教授,博士生導(dǎo)師,主要從事集成電路系統(tǒng)設(shè)計(jì)、半導(dǎo)體物理及器件研究.E-mail:phrhyao@ scut.edu.cn

文章編號(hào):1000- 565X(2016)05- 0036- 06

中圖分類號(hào)：TN 322.8

doi：10.3969/j.issn.1000-565X.2016.05.006

Defect Localization Method of 3D Stacked-Die Packaged Integrated Circuits

LINXiao-ling1ENYun-fei1YAORuo-he2

(1.Science and Technology on Reliability Physics and Application of Electronic Component Laboratory,The Fifth Electronics Research Institute of the Ministry of Industry and Information Technology,Guangzhou 510610,Guangdong, China; 2.School of Electronic and Information Engineering,South China University of Technology,Guangzhou 510640,Guangdong,China)

Abstract:Three-dimension(3D) stacked-die package is one of the important package types of high-performance devices.Its unique packaging brings new challenges to defect localization.In this paper,a localization method of defects inside 3D stacked-die packaged integrated circuits,which integrates both lock-in thermography imaging and X-ray detection technology,is proposed.Firstly, X-ray detection technology is used to obtain internal structure of the device horizontally and vertically,and thus the chip location and size,the stack layers and the wire bonding mode inside the package can be determined.Secondly,the propagation delay information of defects inside package and the defect location on xy plane are obtained via lock-in thermography imaging.Then, more exact location information of the defect in z direction is obtained by calculating the phase shift at different frequencies. Finally,some experiments are carried out to discover the localization of defects inside a plastic packaging SDRAM,and the corresponding physical analysis is made.The results show that the integration of lock-in thermography imaging with X-ray detection technology helps localize defects of 3D stacked-die packaged devices without decapping the device.

Key words:3D stacked-die package;integrated circuit;defect localization;failure analysis