胡成煜，顧益俊，李富華

（蘇州大學(xué)，江蘇蘇州215000）

電路設(shè)計

一種低功耗帶隙基準(zhǔn)電壓源的設(shè)計

胡成煜，顧益俊，李富華

（蘇州大學(xué)，江蘇蘇州215000）

設(shè)計了一種工作在亞閾值區(qū)無運放結(jié)構(gòu)的CMOS帶隙基準(zhǔn)電壓電路。通過使用線性區(qū)工作的MOS管取代傳統(tǒng)電阻，使電路工作在亞閾值區(qū)，結(jié)合無運放設(shè)計，極大地降低了功耗。采用0.35μm CMOS工藝，在室溫27℃、工作電壓3 V的條件下進(jìn)行仿真，輸出基準(zhǔn)電壓1.2086 V，偏差在4 mV內(nèi)，工作電流僅為1.595 μA，功耗僅為4.785 μW。在-50℃到120℃的溫度范圍內(nèi)溫度系數(shù)為17.3× 10-6/℃。該帶隙基準(zhǔn)電壓電路具有低功耗、寬溫度范圍、面積小等特點。

帶隙基準(zhǔn)；亞閾值；低功耗；無運放；溫度系數(shù)

1 引言

基準(zhǔn)電壓源是各種模擬或數(shù)?；旌霞呻娐分袠O其重要的模塊，廣泛應(yīng)用于A/D（D/A）轉(zhuǎn)換器、開關(guān)電源、線性穩(wěn)壓器、電源充電和傳感器接口等電路中。這些基準(zhǔn)受電源、溫度或者工藝參數(shù)的影響很小，為電路提供一個相對穩(wěn)定的參考電壓或電流，從而保證整個模擬電路穩(wěn)定工作。隨著便攜電子設(shè)備的發(fā)展，電池續(xù)航能力成為制約發(fā)展的關(guān)鍵因素，因此低功耗的帶隙基準(zhǔn)電壓源電路得到廣泛的發(fā)展。在有運算放大器的帶隙基準(zhǔn)電路中，運算放大器的失調(diào)電壓是造成溫度系數(shù)非零的最主要因素，并且運放的存在也要消耗電流[1]。與其相比，無運放結(jié)構(gòu)的基準(zhǔn)電路功耗更低。

本文在傳統(tǒng)無運放帶隙基準(zhǔn)電壓源的基礎(chǔ)上做了進(jìn)一步改進(jìn)，利用亞閾值MOSFET的特性，設(shè)計了一種結(jié)構(gòu)更加簡單的工作在亞閾值區(qū)無運放的基準(zhǔn)電壓源電路，基于以上特點實現(xiàn)很小的功耗和更小的芯片面積。

2 傳統(tǒng)無運放帶隙基準(zhǔn)電壓源

圖1是傳統(tǒng)無運放帶隙基準(zhǔn)電壓源電路的結(jié)構(gòu)[2]，P1、P2、N1、N2組成反饋環(huán)路，迫使兩路的偏置電流相等。結(jié)果，兩個晶體管發(fā)射極電壓必須由電阻R1決定。R1上的電壓等于Q1和Q2的基極-發(fā)射極電壓之差ΔVBE1。這里ΔVBE1可用VTlnn表示，其中VT為熱電壓，n為Q1和Q2的發(fā)射極面積之比。設(shè)N1、N2的寬長比相等，P1、P2、P3的寬長比相等，則帶隙基準(zhǔn)電壓為：

由式（1）可知，只要選取適當(dāng)?shù)碾娮鑂2、R1和n值，Q3基極-發(fā)射級電壓VBE3的負(fù)溫度系數(shù)就可以抵消ΔVBE的正溫度系數(shù)，即可得到與溫度無關(guān)的基準(zhǔn)電壓Vref。

無運放的帶隙基準(zhǔn)電路能大大降低電源敏感性以及對器件及工藝的依賴程度，同樣得到了零溫度系數(shù)的帶隙基準(zhǔn)電壓。又因為所有電流損耗都直接用于產(chǎn)生Vref，因此降低了功耗。同時因使用的CMOS管子個數(shù)較少，芯片面積有了較大的減小。

但是此電路中的MOS管均工作在飽和區(qū)，電流往往超過幾個微安。又由于P1、P2、P3的溝道長度調(diào)制效應(yīng)，輸出基準(zhǔn)電壓精度并不能得到保證。為了進(jìn)一步降低功耗，本文使用了一種工作于亞閾值區(qū)的電路結(jié)構(gòu)，利用兩個MOS管柵極-源極電壓差，形成具有正溫度系數(shù)的恒定電流，以滿足低功耗的設(shè)計要求。

圖1 傳統(tǒng)無運放帶隙基準(zhǔn)電壓源電路

3 改進(jìn)的帶隙基準(zhǔn)電壓源電路

3.1 亞閾值區(qū)MOSFET的特征

工作于亞閾值區(qū)的MOSFET的特征類似于雙極型晶體管，其漏電流隨柵源電壓成指數(shù)變化[3]。其特征公式如下：

其中，n是斜率因子，μ是遷移率，VT是熱電壓，Vds是漏源電壓，Vgs是柵源電壓，Vth是閾值電壓，Cox是柵氧電容，T是溫度，有：

μ(T0)是基準(zhǔn)溫度的遷移率，1≤m≤2；

如果Vds＞＞VT，公式中的末項可以忽略，得到

并推導(dǎo)得到

其中，ln運算中的項遠(yuǎn)小于1，則第二項可以忽略。因此，閾值電壓的負(fù)溫度系數(shù)導(dǎo)致柵源電壓也是負(fù)的溫度系數(shù)。

在亞閾值區(qū)工作的MOS器件，其電流和Vgs/nVT的指數(shù)成正比，可以通過將兩個MOS器件柵源電壓同時加在一個電阻上，取其電壓差，即可得到與熱電壓成正比的正溫度系數(shù)項[4]。

假設(shè)電流為常數(shù)，m取2，Vgs對T的微分有

圖2 工作于亞閾值區(qū)的帶隙基準(zhǔn)電壓源電路

3.2 工作于亞閾值區(qū)的帶隙基準(zhǔn)電壓源電路

圖2是工作于亞閾值區(qū)的帶隙基準(zhǔn)電壓源電路的結(jié)構(gòu)。P1、P2、N1、N2組成的電流鏡形成一個封閉回路，其起始回路增益大于1。因此，在兩個支路中的電流將不斷增加，直至達(dá)到平衡。P1、P2、N1、N2工作于亞閾值區(qū)，用工作于線性區(qū)的NMOS器件N3代替電阻，取得正溫度系數(shù)的恒定電流。其他器件均工作于飽和區(qū)。

由分析可知，N3上的電壓降為：

其中，K表示各管的W/L比。

由于N3工作在線性區(qū)，則：

得到：

由(7)、(8)、(9)式可得：

式中：

而N4工作在飽和區(qū)，則：

式中，第一項具有負(fù)溫度系數(shù)，第二項具有正溫度系數(shù)。適當(dāng)選擇R1、Kn1、Kn2、Kn3、Kn4和Kp1、Kp2、Kp3、Kp4的值，在一定溫度下，就可以使Vref的溫度系數(shù)補(bǔ)償為零。

然而由于使用的是簡單電流鏡，且P1、P2和P3有溝道長度調(diào)制效應(yīng)，當(dāng)電源電壓發(fā)生變化時，Vref會受到較大影響。又由于N1和N2柵源電壓的失配，這樣兩支路PTAT電流不能完全一致，輸出電壓Vref的精度同樣受到影響[5]。

共源共柵結(jié)構(gòu)具有較好的電源電壓抑制比，同時電路PTAT電流匹配性也更好。在電路中采用共源共柵結(jié)構(gòu)來提高Vref的精度，同時還能提高輸出電壓的PSRR[6]。總體來說，共源共柵形式經(jīng)常被用于在幾乎所有的工藝中來改善參考電路的性能。共源共柵形式的主要限制是它增加了讓所有晶體管工作在放大區(qū)所需的最小電源電壓。

3.3 啟動電路

在基準(zhǔn)產(chǎn)生電路中，由于自偏置結(jié)構(gòu)的存在，往往在電源電壓VDD接通的瞬間存在零電流簡并態(tài)，一個零點和一個正常工作點。為保證整個電路在電源接通后能夠正常工作，設(shè)計了啟動電路。啟動電路由S1、S2和C1組成。當(dāng)電源電壓VDD由零開始上升的時侯，由于S2的柵極電位處于低電平，S2先導(dǎo)通，則給自偏置管N6一個啟動電流，直到VDD上升到Vth，則S1導(dǎo)通，給C1充電，S2柵極電位開始變高，最終關(guān)斷S2，完成整個啟動過程。此啟動省去了大阻值的限流電阻，而且正常工作時沒有直流電流，降低了整個基準(zhǔn)電壓源的功耗，節(jié)省了芯片面積。改進(jìn)后的電路如圖3所示。

4 仿真結(jié)果

改進(jìn)的無運放亞閾值帶隙基準(zhǔn)電壓源電路如圖3所示。電路采用Nuvoton 0.35 μm 3 V/5 V 2P3M BCD工藝，采用Cadence Spectre仿真工具進(jìn)行仿真。進(jìn)行直流電壓掃描，電源電壓范圍從0 V到3 V，仿真結(jié)果如圖4所示。從圖4可知，電路在直流電壓1.4 V左右時即可工作，輸出電壓為1.2086 V，并且在1.4 V到3 V的范圍內(nèi)輸出結(jié)果均穩(wěn)定。圖5所示是供電電壓從0 V到3 V范圍內(nèi)電路消耗的總電流的仿真圖。從圖5可知，當(dāng)電路穩(wěn)定工作后，工作電流僅為1.595 μA，功耗僅為4.785 μW。在3 V的工作電壓下，在-50℃～120℃溫度范圍內(nèi)進(jìn)行溫度掃描，仿真結(jié)果如圖6所示，基準(zhǔn)電壓在1.206～1.121 V之間變化，溫度系數(shù)約為17.3×10-6/℃。

圖3 改進(jìn)的無運放亞閾值帶隙基準(zhǔn)電壓源電路

表1是相關(guān)文獻(xiàn)提出的低功耗帶隙基準(zhǔn)電壓源和本文設(shè)計的帶隙基準(zhǔn)電壓源性能的對比數(shù)據(jù)。與文獻(xiàn)[6]、[7]、[8]相比，本文提出的方案功耗更低。與文獻(xiàn)[9]、[10]、[11]相比，本文提出的方案具有更寬的溫度范圍。由此可見，本文提出的帶隙基準(zhǔn)電壓源在綜合考慮低功耗和溫度范圍上更具優(yōu)勢。

圖4 基準(zhǔn)電壓隨VDD變化的仿真

圖5 功耗電流隨VDD變化的仿真

圖6 基準(zhǔn)電壓源的溫度特性

表1 其他低功耗帶隙基準(zhǔn)電壓源與本設(shè)計的性能對比

5 結(jié)論

設(shè)計了一種工作于亞閾值區(qū)無運放的帶隙基準(zhǔn)電壓源，使用工作在線性區(qū)的MOS管取代傳統(tǒng)電阻，降低功耗并減小了芯片面積。在室溫27℃、3 V工作電源下，輸出基準(zhǔn)電壓1.2086 V，工作電流僅為1.595μA，功耗僅為4.785 μW。在-50～120℃溫度范圍內(nèi)基準(zhǔn)溫度系數(shù)為17.3×10-6/℃，具有功耗低、面積小和溫度范圍寬的特性。

[1]Paul R Gray.模擬集成電路的分析與設(shè)計第四版[M].張曉林，等譯.北京：高等教育出版社，2005：308.

[2]畢查德·拉扎維．模擬CMOS集成電路設(shè)計[M]．陳貴燦，等譯．西安：西安交通大學(xué)出版社，1995：313-314.

[3]Adl A H,El-Sankary K,El-Masry E.Bandgap reference with curvature corrected compensation using subthreshold MOSFETs[C].IEEE International Symposium on Circuits and Systems.2009:812-815.

[4]Allen P E.CMOS模擬電路設(shè)計[M].王正華，譯.北京:科學(xué)出版社，1995：571-578.

[5]文武，文治平，張永學(xué).一種高精度自偏置共源共柵的CMOS帶隙基準(zhǔn)源[J].微電子學(xué)與計算機(jī)，2008,25(8): 216-220.

[6]鄒勤麗，湯曄.一種低功耗無運放的帶隙基準(zhǔn)電壓源設(shè)計[J].電子與封裝，2015，15(2):22-24.

[7]祁琳娜，唐寧，翟江輝，等.一種低溫漂低功耗的簡易帶隙基準(zhǔn)電壓設(shè)計[J].電子設(shè)計工程，2010，18(4):147-148.

[8]代赟，張國俊.一種高性能的亞閾值基準(zhǔn)電壓源設(shè)計[J].微電子學(xué)與計算機(jī)，2013，30(5):108-111.

[9]Giustolisi G,Palumbo G,Criscione M,et al.A low-voltage low-power voltage reference based on subthreshold MOSFETs[J].Solid-State Circuits,IEEE Journal of,2003, 38(1):151-154.

[10]Hirose T,Ueno K,Kuroki N,et al.A CMOS bandgap and sub-bandgap voltage reference circuits for nanowatt power LSIs[C].Solid State Circuits Conference(A-SSCC),2010 IEEE Asian.IEEE,2010:1-4.

[11]Huang P H,Lin H,Lin Y T.A Simple Subthreshold CMOS Voltage Reference Circuit With Channel-Length Modulation Compensation[J].Circuits&Systems II Express Briefs IEEE Transactions on,2006,53(9): 882-885.

作者簡介：

周昊（1986—），男，江蘇鹽城人，畢業(yè)于西北工業(yè)大學(xué)材料學(xué)專業(yè)，現(xiàn)于中國電子科技集團(tuán)公司第55研究所封裝事業(yè)部工作。

A Design of Low-Power Bandgap Voltage Reference Circuit

HU Chengyu,GU Yijun,LI Fuhua
（Soochow University,Suzhou 215000,China）

The paper presents a non-operational amplifier bandgap reference circuit based on sub-threshold CMOS.Instead of traditional resistances,the MOSFET works in linear region and thereby greatly reduces consumption.The performance of temperature drift is improved.The circuit is manufactured in 0.35 μm CMOS process and simulated at 27℃and 3 V working voltage.The output reference voltage is 1.2086 V within a deviation of 4 mV;the current is about 1.595 μA;and the power consumption is only about 4.785 μW. And the temperature coefficient is 17.3×10-6/℃in the range of-50℃to 120℃.The bandgap voltage reference circuit is of wide temperature range,low power consumption,and small size.

bandgap reference;sub-threshold;low power consumption;non-operational amplifiers; temperature coefficient

TN402

A

1681-1070（2017）02-0013-04

胡成煜（1991—），男，河北滄州人，蘇州大學(xué)碩士，主要研究方向為集成電路設(shè)計。

2016-9-20