翟玥

摘 要：相比硅單晶襯底，硅外延材料電參數(shù)均勻性更好，結(jié)晶質(zhì)量更理想，現(xiàn)已成為制備功率器件的關(guān)鍵基礎(chǔ)材料。當(dāng)前半導(dǎo)體行業(yè)的迅猛發(fā)展，研發(fā)工作頻率更高的功率器件的迫切性愈加突出，其關(guān)鍵點(diǎn)是進(jìn)一步提升器件耐壓的基礎(chǔ)上，能夠減小正向?qū)妷汉桶l(fā)熱功耗。文章以150mm的大尺寸硅拋光片為襯底，生長(zhǎng)高均勻性外延層，結(jié)合傅里葉變換紅外線光譜分析（FT-IR）、電容-電壓測(cè)試（C-V）等測(cè)試設(shè)備對(duì)外延電學(xué)參數(shù)進(jìn)行了分析。通過對(duì)外延爐的流場(chǎng)、熱場(chǎng)與厚度、電阻率均勻性相互作用規(guī)律進(jìn)行了研究，制備出高均勻性的外延層。研究表明外延層厚度不均勻性隨著兩側(cè)通入氣流量的增加呈現(xiàn)先減小后增大的趨勢(shì)，最佳狀態(tài)下厚度不均勻性可以小于1%，外延層電阻率不均勻性隨著基座徑向溫度梯度的減少而降低，最佳狀態(tài)下可以獲得小于1%的不均勻性。

關(guān)鍵詞：外延層；功率器件；厚度；電阻率；均勻性

引言

硅外延材料是制備VDMOS器件的關(guān)鍵基礎(chǔ)材料。目前國(guó)內(nèi)主流功率VDMOS管均將6英寸硅外延片作為首選材料。但隨著襯底尺寸的增長(zhǎng)，外延厚度及電阻率均勻性受多種因素影響而難以控制，造成國(guó)內(nèi)外延材料普遍質(zhì)量較差，不均勻性普遍小于2%，無法與國(guó)外同類產(chǎn)品相比。由于功率VDMOS管一個(gè)單管包含有幾百到幾千個(gè)元胞，其表面積較大，由于厚度均勻性和電阻率均勻性與器件的耐壓值和導(dǎo)通電阻的穩(wěn)定性密切相關(guān)，所以對(duì)均勻性有著更為苛刻的要求，普遍要求不均勻性小于1%。由于厚度和電阻率均勻性差而導(dǎo)致的器件低擊穿和導(dǎo)通電阻偏大是VDMOS失效的主要原因之一，是影響器件成品率和可靠性的關(guān)鍵因素。目前國(guó)內(nèi)硅外延產(chǎn)品性能與國(guó)外均勻性控制差距較大的現(xiàn)狀，致使高性能VDMOS器件急需的硅外延片長(zhǎng)期依賴國(guó)外進(jìn)口，面臨嚴(yán)格的技術(shù)封鎖，因此自主開發(fā)高性能的6英寸硅外延片迫在眉睫，意義重大。

1 實(shí)驗(yàn)

1.1 實(shí)驗(yàn)設(shè)備

實(shí)驗(yàn)中硅外延層的沉積設(shè)備為L(zhǎng)PE公司的3061D平板式的外延生長(zhǎng)反應(yīng)爐，基本結(jié)構(gòu)如圖1所示，包括晶盒片架放置區(qū)、機(jī)械手傳遞窗、外延生長(zhǎng)腔體（石墨基座、石英熱壁和鐘罩）以及尾氣系統(tǒng)裝置。該外延爐依靠高頻感應(yīng)線圈實(shí)現(xiàn)加熱，是目前業(yè)界普遍采用的硅外延多片生產(chǎn)設(shè)備，實(shí)驗(yàn)采用的高純單圈平板式石墨基座，每爐可放置8片150mm硅襯底片。

1.2 生長(zhǎng)原料及外延制備

使用的襯底材料為直徑（150±0.2）mm硅單晶拋光片，厚度為（625±25）μm，電阻率為（0.01～0.02）？贅·cm，導(dǎo)電類型為N型，襯底背面包覆有（5000±500）的SiO2背封層。所制外延層的導(dǎo)電類型為N型，厚度為（56±1%） μm，電阻率為（13.3±1%）？贅·cm，片內(nèi)不均勻性要求？芨1%，片間不均勻性要求？芨1%，外延表面質(zhì)量要求無滑移線、霧等缺陷。

實(shí)驗(yàn)是在常壓外延爐內(nèi)進(jìn)行的，SiHCl3作為硅外延生長(zhǎng)原料，純度為4N，常溫下為液態(tài)。H2既是參與反應(yīng)的氣體，還起到了攜帶SiHCl3氣體的作用，純化后純度為7N。采用H2鼓泡的形式將液態(tài)SiHCl3轉(zhuǎn)化為氣態(tài)引入反應(yīng)室。磷烷氣體純度為50ppm，作為外延生長(zhǎng)的主動(dòng)摻雜源，用于準(zhǔn)確控制外延層的摻雜濃度，達(dá)到目標(biāo)需求。

作為主工藝氣體的氫氣的流量范圍設(shè)定在（150～300）slm進(jìn)行實(shí)驗(yàn)，工藝溫度設(shè)定為1000℃以上。襯底片放入基座前，先對(duì)基座進(jìn)行高溫HCl腐蝕包硅處理，溫度比正常外延生長(zhǎng)溫度高80℃，包硅工藝是淀積一層較薄的無摻雜多晶硅，其厚度要能起到裹覆基座表面雜質(zhì)的作用，但不能太厚以造成后續(xù)外延片背面吸附硅渣而影響光刻質(zhì)量。其次，在外延層生長(zhǎng)前先對(duì)硅襯底拋光片進(jìn)行3min的高溫HCl腐蝕，腐蝕掉硅片表面0.2μm，可以有效去除襯底沾污和自然氧化層，同時(shí)對(duì)提高晶體生長(zhǎng)質(zhì)量，減少微缺陷的發(fā)生概率有很大幫助。后續(xù)進(jìn)行二步外延生長(zhǎng)，第一步生長(zhǎng)厚度為3μm的本征層，之后采用大流量的主氫氣吹掃一段時(shí)間，接著再按摻雜外延層的目標(biāo)需求進(jìn)行生長(zhǎng)，設(shè)定反應(yīng)時(shí)間到達(dá)參數(shù)目標(biāo)規(guī)定的厚度時(shí)就停止生長(zhǎng)，通過降溫10min到達(dá)300℃以下后，機(jī)械手自動(dòng)進(jìn)行下片，通過傳遞窗放入晶片盒架，隨后進(jìn)行電參數(shù)檢測(cè)。

1.3 材料性能表征

外延層的性能主要通過厚度、電阻率進(jìn)行評(píng)價(jià)。其中外延層的厚度及其不均勻性由美國(guó)Thermo公司的Nicolet 6700型傅里葉變換紅外光譜儀分析。外延層電阻率及其不均勻性由匈牙利Semilab公司的SSM495型半導(dǎo)體測(cè)試系統(tǒng)分析。最后外延材料提供給器件廠商投片試制，驗(yàn)證擊穿電壓、正向?qū)娮?、可靠性等能否滿足要求。

外延層電參數(shù)測(cè)試過程中采用5點(diǎn)測(cè)試法。即選擇硅片的中心點(diǎn)及4個(gè)距邊緣10mm的位置作為測(cè)試位置。本文中不均勻性STD（%）的定義為（Thkmax-Thkmin）/（Thkmax+Thkmin）*100%，其中Thkmax和Thkmin代表測(cè)試數(shù)據(jù)中的最大值和最小值。

2 結(jié)果與討論

2.1 厚度均勻性控制

首先對(duì)外延厚度均勻性與流場(chǎng)分布的關(guān)系進(jìn)行研究。外延爐內(nèi)的流場(chǎng)分布往往限定了氣體分壓及攜帶量，進(jìn)而影響了生長(zhǎng)速率及其厚度均勻性。根據(jù)圖1所示的平板式外延爐的模型流場(chǎng)結(jié)構(gòu)，反應(yīng)氣體從鐘罩一行的三個(gè)前方進(jìn)氣口通入，氣體流動(dòng)方向平行于基座平面，高溫下在硅片表面生長(zhǎng)外延層，反應(yīng)生成的尾氣從鐘罩后部排出腔室。石墨基座的旋轉(zhuǎn)速度設(shè)定為4r/min。每個(gè)進(jìn)氣口處安裝最大量程為300slm的高精度氣體質(zhì)量流量計(jì)，分辨率可達(dá)0.01slm。

實(shí)驗(yàn)中通過調(diào)節(jié)總工藝氣流在三個(gè)進(jìn)氣口的分配量，研究對(duì)生長(zhǎng)速率和片內(nèi)厚度均勻性的影響。中間進(jìn)氣口的流量對(duì)外延厚度的影響最大，通過氣流旋鈕改變其進(jìn)氣流量后，左右兩側(cè)的氣流量自動(dòng)變化為（總進(jìn)氣流量-中間進(jìn)氣口流量）/2。開始時(shí)腔體內(nèi)先只放單片進(jìn)行實(shí)驗(yàn)，調(diào)控單片的片內(nèi)均勻性，外延層生長(zhǎng)時(shí)間恒定，總工藝氣流的流量設(shè)定為150slm，分別將中間進(jìn)氣口的流量設(shè)定為90、95、100、105和110slm進(jìn)行了實(shí)驗(yàn)。

由于H2流量影響SiHCl3氣體在反應(yīng)室內(nèi)的攜帶量和分壓，從而影響了生長(zhǎng)速率。以硅片的主參考面方向邊緣10mm位置處設(shè)為測(cè)試上點(diǎn)，測(cè)試結(jié)果表明中間進(jìn)氣口通入量對(duì)厚度均勻性起重要的作用，隨著中間進(jìn)氣口流量的持續(xù)增加，片內(nèi)上點(diǎn)厚度持續(xù)增加，其余各點(diǎn)厚度持續(xù)下降，而厚度不均勻性呈現(xiàn)先減小后增大的趨勢(shì)。當(dāng)流量為95slm時(shí)得到的片內(nèi)厚度不均勻性滿足小于1%的要求，是最為優(yōu)化的流場(chǎng)條件，從該條件下得到的爐內(nèi)8片測(cè)試片厚度分布結(jié)果來看，各片的片內(nèi)厚度的不均勻性均<1%，整爐厚度均值最大偏差小于0.1μm，體現(xiàn)了厚度參數(shù)良好的一致性。

2.2 電阻率均勻性控制

外延電阻率的分布主要與工藝溫度和非主動(dòng)摻雜效應(yīng)密切相關(guān)。生長(zhǎng)溫度與摻雜劑的摻入效率直接有關(guān)，進(jìn)而影響著外延層電阻率以及均勻性。根據(jù)平板外延爐的熱場(chǎng)結(jié)構(gòu)特點(diǎn)，石墨基座下方分布著五條均勻排列的加熱螺旋線圈，線圈底端設(shè)有高度調(diào)節(jié)桿，精確控制線圈與基座的間距。外延爐內(nèi)還安裝有測(cè)溫探頭，可沿基座的徑向運(yùn)動(dòng)來測(cè)量溫場(chǎng)分布，測(cè)溫分辨率為1℃。實(shí)驗(yàn)通過調(diào)節(jié)各線圈與基座的距離后，可以實(shí)時(shí)獲取此時(shí)基座的徑向溫度分布，進(jìn)而實(shí)現(xiàn)對(duì)外延爐腔體內(nèi)熱場(chǎng)的調(diào)節(jié)。

根據(jù)線圈與測(cè)試片的對(duì)應(yīng)位置，沿基座徑向從外至內(nèi)設(shè)置了1#-10#測(cè)溫點(diǎn)，彼此間隔20mm，可以較為準(zhǔn)確的表征外延腔體內(nèi)的熱場(chǎng)分布。實(shí)驗(yàn)主要研究了三種基座徑向溫度分布以及隨之得到的片內(nèi)電阻率的均勻性測(cè)試結(jié)果，分別如圖2和表1所示。硅外延片的電阻率參數(shù)的測(cè)試過程中同樣采用與厚度測(cè)試位置相同的五點(diǎn)測(cè)試法，上下左右四點(diǎn)距硅片邊緣為10mm。

結(jié)果表明，當(dāng)1#～10#測(cè)試點(diǎn)的溫度最大偏差為25℃、20℃、10℃，呈逐漸減小的趨勢(shì)時(shí)，采用基座徑向溫度更趨均勻的分布時(shí)，對(duì)片內(nèi)電阻率均勻性的改善效果最好。當(dāng)溫度偏差為10℃時(shí)，電阻率不均勻性可以小于2%，而當(dāng)10個(gè)測(cè)試點(diǎn)的溫度偏差較大時(shí)，電阻率不均勻性呈逐漸增大趨勢(shì)。此外，從實(shí)驗(yàn)結(jié)果還發(fā)現(xiàn)熱場(chǎng)均勻性較好時(shí)，片內(nèi)不均勻性滿足<1.0%，進(jìn)而在滿布生產(chǎn)后為得到的爐內(nèi)各片的電阻率分布。結(jié)果表明，各片電阻率的不均勻性均<1.0%，電阻率均值最大偏差<0.1Ω·cm，呈現(xiàn)了外延參數(shù)良好的一致性，保證了成品率和一致性。

3 結(jié)束語

本文研究了150mm功率MOS器件用外延層的厚度、電阻率均勻性與外延生長(zhǎng)時(shí)的流場(chǎng)和熱場(chǎng)的作用規(guī)律。針對(duì)厚層高阻外延層的參數(shù)特點(diǎn)，首先研究了氣流量的分布與厚度均勻性的關(guān)系，研究發(fā)現(xiàn)片內(nèi)平邊上點(diǎn)位置的厚度隨兩側(cè)氣流量的升高而升高，而片內(nèi)中間及下點(diǎn)厚度隨氣流量的升高而減低。這種現(xiàn)象導(dǎo)致厚度不均勻性隨氣流量的升高而呈現(xiàn)出先減小后增加的趨勢(shì)，因此最為優(yōu)化的流場(chǎng)實(shí)現(xiàn)了對(duì)于外延層厚度不均勻性小于1%的目標(biāo)。最后研究了基座溫度的分布與電阻率均勻性的對(duì)應(yīng)關(guān)系，片內(nèi)電阻率測(cè)試值隨對(duì)應(yīng)位置的溫度降低而降低，隨對(duì)應(yīng)位置的溫度增加而增加，從而實(shí)現(xiàn)了外延層電阻率不均勻性小于1%的目標(biāo)。

參考文獻(xiàn)

[1]Habuka H， Aoyama Y， Akiyama S， et al. Chemical process of silicon epitaxial growth in a SiHCl3-H2 system[J].Journal of Crystal Growth，1999，207：77-86.

[2]Shinriki M， Keith C， Hasaka S， et al. Gas phase particle formation and elimination on Si （100） in low temperature reduced pressure chemical vapor deposition silicon-based epitaxial layers[J]. Thin Solid Films，2012，520：3190-3194.

[3]Bouangeune D， Choi S， Cho D， et al. Effects of Electrostatic Discharge Stress on Current Voltage and Reverse Recovery Time of Fast Power Diode[J].Journal of Semiconductor Technology and Science，2014，14（4）：495-502.

[4]Khorasani.A E， Alford T L， Schroder D K. Modified Pulsed MOS Capacitor for Characterization of Ultraclean Thin Silicon Epitaxial Layers[J].IEEE Transactions on Electron Devices，2013，60（8）：2592-2597.

[5]Jia Y P， Zhao B， Yang F， et al. Effect of combined platinum and electron on the temperature dependence of forward voltage in fast recovery diode[J].Chinese Physics B，2015，24（12）：431-434.

[6]Liu Y Y， Bao H L， Gao W Y， et al. A Novel Fast Recovery Diode with Lower Emitter Efficiency[J]. Applied Mechanics and Materials，2013，433：2222-2226.

[7]Ni H， Lu S， Chen C. Modeling and simulation of silicon epitaxial growth in Siemens CVD reactor[J].Journal of Crystal Growth，2014，40

4：89-99.

[8]Matsudai T， Ogura T， Ohino Y， et al. 1200 V Schottky controlled injection diode： An advanced anode concept for low injection efficiency[J].Japanese Journal of Applied Physics，2014，53（4S）：04EP11.