賈世杰，劉 宏，汪明亮，田 彤

（1.中科院上海微系統(tǒng)與信息技術(shù)研究所 上海200000；2.上?？萍即髮W(xué) 上海200000）

應(yīng)用于X-ray安檢系統(tǒng)的高性能Sigma-Delta調(diào)制器的設(shè)計(jì)

賈世杰1，2，劉 宏1，汪明亮1，田 彤1

（1.中科院上海微系統(tǒng)與信息技術(shù)研究所 上海200000；2.上?？萍即髮W(xué) 上海200000）

為了能處理X-ray安檢系統(tǒng)中微弱的探測信號，需要設(shè)計(jì)一款精度高達(dá)14 bit的調(diào)制器。文中采取了三階Sigma-Delta調(diào)制器結(jié)構(gòu)，該調(diào)制器采用過采樣和噪聲整形技術(shù)來實(shí)現(xiàn)高精度，在信號帶寬20 kHz，過采樣率256，時(shí)鐘10.24 MHz的情況下，Matlab Simulink建模仿真結(jié)果表明，該調(diào)制器SNR可以達(dá)到104.6 dB，精度可達(dá)17 bit。通過對調(diào)制器非理想性分析，采用TSMC0.25μm工藝實(shí)現(xiàn)整個(gè)調(diào)制器的管級電路，并通過Cadence Spectre后仿真，仿真結(jié)果SNR可達(dá)到98 dB，即精度為16 bit，滿足X-ray安檢系統(tǒng)14 bit的精度要求。

X-ray；高精度；Sigma-Delta；Matlab；Simulink

X-ray裝置已被證實(shí)具有揭示物質(zhì)分子或原子特性的能力，能夠很好地對違禁品進(jìn)行檢測。與其他技術(shù)的安檢設(shè)備相比，基于X-ray的安檢設(shè)備，性能優(yōu)越，成本低，輻射劑量小，同時(shí)又滿足各檢查站旅客流量的需要。因此，基于X-ray射線的安檢設(shè)備在全世界得到了最廣泛的應(yīng)用[1]。數(shù)據(jù)采集模塊[2]作為X-ray安檢系統(tǒng)中最為重要的模塊，它一般由線陣探測器、積分器、ADC、FPGA邏輯處理以及工控機(jī)幾個(gè)模塊組成，其基本原理是線陣探測器將X射線轉(zhuǎn)換成電信號，通過積分器積分放大后，將信號傳輸至ADC進(jìn)行模數(shù)轉(zhuǎn)換，最后由FPGA主芯片和工控機(jī)進(jìn)行圖像處理和顯示，其中ADC的性能決定了整個(gè)數(shù)據(jù)采集模塊的性能。

由于探測器的輸出電流信號，非常微弱，僅有10 pA～10 nA，為了保證采樣精度，則數(shù)據(jù)采集模塊中的ADC也要有很高的分辨率。傳統(tǒng)的ADC[3]由于器件匹配和電路的非理想性，分辨率被限制在10～12 bit之間；而Sigma-delta ADC對器件的不匹配效應(yīng)不敏感，更適合高精度的實(shí)現(xiàn)。Sigma-delta調(diào)制器作為Sigma-delta ADC的核心部分，它采用過采樣技術(shù)和噪聲整形技術(shù)來實(shí)現(xiàn)高精度。因此這里設(shè)計(jì)一款滿足性能要求的Sigma-delta調(diào)制器，主要從系統(tǒng)建模，參數(shù)選定，穩(wěn)定性分析等方面來實(shí)現(xiàn)調(diào)制器整體電路的設(shè)計(jì)與仿真。

1 調(diào)制器行為級系統(tǒng)設(shè)計(jì)

1.1 結(jié)構(gòu)選擇

目前Sigma-delta調(diào)制器結(jié)構(gòu)有多種多樣，根據(jù)整個(gè)數(shù)據(jù)采集系統(tǒng)對ADC14 bit的指標(biāo)要求，調(diào)制器結(jié)構(gòu)選擇主要有級聯(lián)和高階單環(huán)一位這兩種選擇。級聯(lián)結(jié)構(gòu)需要添加補(bǔ)償電路來實(shí)現(xiàn)高精度，從而使電路更加復(fù)雜，而且該結(jié)構(gòu)對器件的失配性比較敏感，而高階單環(huán)一位結(jié)構(gòu)，它能夠以相對簡單的電路以及適中的采樣率獲得較高的精度和線性度，而且通過這些年的研究，系統(tǒng)的穩(wěn)定性上也有了一些經(jīng)驗(yàn)依據(jù)可用，因此綜合考慮整個(gè)X-ray數(shù)據(jù)采集系統(tǒng)電路復(fù)雜度、功耗以及芯片面積等因素，本文設(shè)計(jì)的調(diào)制器結(jié)構(gòu)采用三階單環(huán)一位結(jié)構(gòu)[4]，具體結(jié)構(gòu)框圖如圖1所示。

圖1 調(diào)制器結(jié)構(gòu)

1.2 穩(wěn)定性分析

該調(diào)制器結(jié)構(gòu)是多個(gè)積分器和一個(gè)一位量化器級聯(lián)，其間使用輸入前饋，以及輸出反饋。輸入信號首先通過過采樣技術(shù)進(jìn)行頻帶拓寬，然后經(jīng)過量化器量化后的信號反饋到各個(gè)積分器的輸入端進(jìn)行噪聲整形，從而降低了在信號帶寬內(nèi)的量化噪聲，提高了信噪比。結(jié)構(gòu)中的輸入前饋系數(shù)和輸出反饋系數(shù)對防積分器的過載、噪聲整形以及系統(tǒng)穩(wěn)定性有著重大的影響。

三階（含）以上Sigma-delta調(diào)制器是條件穩(wěn)定的，根據(jù)李氏標(biāo)準(zhǔn)[5]?？芍晃桓唠ASigma-delta調(diào)制器穩(wěn)定的條件是maxω|H（ejω）|<1.5，其中NTF=H（z）。利用DSToolbox[6]中的synthesizeNTF函數(shù)可以求出三階結(jié)構(gòu)且OSR為256的NTF，其帶外最大增益如圖2所示為3.49 dB，即maxω|H（ejω）|=1.49<1.5，滿足系統(tǒng)穩(wěn)定性條件。根據(jù)確定的NTF來計(jì)算和仿真，可以得出前饋系數(shù)a1，a2，a3分別是0.14、0.2、0.5，反饋系數(shù)b1，b2，b3分別是0.14、0.15、0.5。

圖2 噪聲傳遞函數(shù)的幅頻特性曲線

1.3 模型設(shè)計(jì)和行為仿真結(jié)果

本設(shè)計(jì)的非理想模型[7]如圖3所示?？紤]了時(shí)鐘抖動（Jittered sine模型）、開關(guān)電容熱噪聲（KT/C noise模型）、積分器運(yùn)放的噪聲（op noise模型）和非理想積分器（Real intergator）[8-11]。由于第二級和第三級積分器的非理想因素和輸入噪聲被第一級積分器壓縮，對調(diào)制器影響較小，所以后面兩級積分器模型用理想積分器模型代替。在輸入信號帶寬為20 kHz，過采樣率為256，采用頻率為10.24 MHz的條件下，改變模型中各非理想因素的大小，重復(fù)進(jìn)行大量仿真，確定各參數(shù)對調(diào)制器性能影響程度，得到調(diào)制器最大SNR和各模塊所需要指標(biāo)。通過調(diào)制器行為級別仿真可得SNR為104.6 dB，精度為17 bit。表1為積分器運(yùn)放模塊的參數(shù)指標(biāo)。

圖3 調(diào)制器行為仿真非理想模型

表 1積分器運(yùn)放模塊的參數(shù)指標(biāo)

2 管級電路設(shè)計(jì)和仿真結(jié)果

本調(diào)制器結(jié)構(gòu)是選取開關(guān)電容電路來實(shí)現(xiàn)的。圖4給出了實(shí)現(xiàn)該調(diào)制器的電路結(jié)構(gòu)，整個(gè)調(diào)制器由3個(gè)開關(guān)電容積分器、一個(gè)一位量化器、兩相不交疊時(shí)鐘電路和帶隙基準(zhǔn)電路構(gòu)成的，下文將對積分器和量化器這兩個(gè)主要模塊的設(shè)計(jì)進(jìn)行詳細(xì)介紹。

圖4 調(diào)制器電路結(jié)構(gòu)

2.1 積分器結(jié)構(gòu)設(shè)計(jì)

在X-ray數(shù)據(jù)采集模塊電路中，探測到的微弱信號先經(jīng)過積分器積分放大后單端輸出到ADC，由于ADC為差分輸入，則ADC的第一個(gè)積分器采取了如圖5所示的單端轉(zhuǎn)差分的結(jié)構(gòu)。

圖5 積分器結(jié)構(gòu)

積分器上支路在開關(guān)2閉合時(shí)電容C1對Vin采樣，然后在開關(guān)1閉合時(shí)，在C2電容上對Vin和Vcm的差分進(jìn)行積分；下支路電容C1在開關(guān)1閉合和開關(guān)2閉合時(shí)分別對Vin和Vcm進(jìn)行采樣完成對Vin的反轉(zhuǎn)，然后在開關(guān)1閉合時(shí)電容C2對反轉(zhuǎn)信號積分，以此實(shí)現(xiàn)積分器輸入單路轉(zhuǎn)雙路。同時(shí)，由于調(diào)制器前饋系數(shù)a1等于反饋系數(shù)b1，所以在第一個(gè)積分器結(jié)構(gòu)中采取了前饋和反饋共用一個(gè)電容C1的方案，以達(dá)到減小芯片面積的目的。

2.2 積分器運(yùn)放的設(shè)計(jì)

根據(jù)行為仿真對運(yùn)放性能的要求，本設(shè)計(jì)的運(yùn)放主體電路采用差分的折疊共源共柵結(jié)構(gòu)（圖6）來增大輸入擺幅；和套筒式結(jié)構(gòu)相比，折疊式結(jié)構(gòu)具有易確定輸入、輸出共模電平的優(yōu)點(diǎn)，因此在差分運(yùn)放設(shè)計(jì)中較套筒式結(jié)構(gòu)使用更為普遍[12]。另外由于版圖設(shè)計(jì)和工藝的影響，差分放大器的兩邊不可能完全對稱，只要兩邊稍有偏出，輸出節(jié)點(diǎn)的電平就不會相等，因此全差分運(yùn)放需要一個(gè)共模反饋結(jié)構(gòu)來穩(wěn)定輸出節(jié)點(diǎn)的共模電平，本設(shè)計(jì)的運(yùn)放采用的是開關(guān)電容共模反饋[13]。仿真結(jié)果表明，增益為70 dB，單位增益帶寬為140 MHz，擺率為100 V/us，滿足設(shè)計(jì)的要求。

圖6 運(yùn)放主體電路

2.3 比較器的設(shè)計(jì)

調(diào)制器另一重要的電路為比較器，本設(shè)計(jì)采用的比較器結(jié)構(gòu)[14-15]如圖7所示。該結(jié)構(gòu)能夠滿足調(diào)制器對比較器的高速要求同時(shí)也兼顧了低功耗，該比較器左半邊為前置放大器，目的是使輸入的差分信號得到一定的放大從而提高比較的速度，同時(shí)也在一定程度上抑制比較器的非理想因素。在比較器采樣相位時(shí)，CLK置0，比較器不工作，節(jié)約功耗；在積分相位時(shí)，CLK置1，比較器右半邊的正反饋結(jié)構(gòu)，使輸出兩端快速的變化成高低電平，并將比較結(jié)果鎖存在SR鎖存器中等待下次比較的開始。

2.4 整體電路仿真結(jié)果

圖7 比較器結(jié)構(gòu)

圖8 后仿真功率譜密度（PSD）

調(diào)制器基于TSMC0.25μm工藝實(shí)現(xiàn)的，電源電源為5 V，輸入19.53 kHz、Vpp=2.4 V的正弦信號，時(shí)鐘為10.24 MHz，使用Cadence Spectre進(jìn)行瞬態(tài)分析，輸出數(shù)據(jù)由Matlab做FFT分析，為了防止頻譜泄露，對調(diào)制器輸出信號加Hanning窗處理，得到功率譜密度（PSD）如圖8所示。通過計(jì)算得出0 Hz～ 20 kHz帶寬內(nèi)的SNR為98dB，精度可達(dá)16 bit，滿足指標(biāo)要求。

3 結(jié)束語

文中在TSMC0.25um工藝的基礎(chǔ)上，綜合考慮了電路復(fù)雜度、穩(wěn)定性、非理性因素以及功耗等因素，實(shí)現(xiàn)了一款應(yīng)用于 X-ray安檢系統(tǒng)的三階Sigma-delta調(diào)制器電路。通過調(diào)制器整體電路的后仿真驗(yàn)證，該調(diào)制器的SNR在帶寬20 kHz可以達(dá)到98 dB，即16 bit，滿足X-ray安檢系統(tǒng)14 bit的指標(biāo)要求。

[1]馬偉.X射線安檢機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].南昌：南昌大學(xué)，2013.

[2]鄭金州，魯紹棟.X射線技術(shù)在安檢領(lǐng)域的應(yīng)用[J].CT理論與應(yīng)用研究，2012（2）:357-364.

[3]Allen P E，艾倫，Holberg D R，et al.CMOS模擬集成電路設(shè)計(jì)[M].北京：電子工業(yè)出版社，2005.

[4]趙富菊.16位具有前饋結(jié)構(gòu)的三階DeltaSigmaADC設(shè)計(jì)[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2010.

[5]Schreier R，Temes G C.Understanding deltasigma data converters[M].Piscataway，NJ:IEEE press，2005.

[6]Schreier R.The Delta-Sigma Toolbox v5.2[J]. Oregon State University，2000.

[7]Brigati S，F(xiàn)rancesconi F，Malcovati P，et al.Modeling sigma-delta modulator non-idealities in SIMULINK（R）[C]//Circuits and Systems，1999.ISCAS'99. Proceedings ofthe 1999 IEEE International Symposium on.IEEE，1999，2:384-387.

[8]郭先清.三階級聯(lián) Sigma—Delta調(diào)制器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2007，24（1）:66-68.

[9]李威.16-Bit三階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010（4）:12-15.

[10]李迪.高性能sigma-delta ADC的設(shè)計(jì)與研究[D].西安：西安電子科技大學(xué)，2010.

[11]Han S，Wang Y.The design of a high speed and high precision sigma-delta modulator[C]// Information Science and Technology （ICIST），2013 International Conference on.IEEE，2013: 1037-1041.

[12]（美）拉扎維（Razavi，B.）.模擬CMOS集成電路設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社，2013.

[13]劉樹棠，朱茂林，榮玫.基于運(yùn)算放大器和模擬集成電路的電路設(shè)計(jì) [M].西安:西安大學(xué)出版社，2004，8:95-98.

[14]吳笑峰.高精度sigma-delta ADC的研究與設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2009.

[15]張圣義.一種16位高性能Sigma-Delta ADC的設(shè)計(jì)[D].北京：北京交通大學(xué)，2012.

The design of high-performance Sigma-Delta modulator applied to the X-ray security system

JIA Shi-jie1，2，LIU Hong1，WANG Ming-liang1，TIAN Tong1
（1.Shanghai Institute of Microsystem and Technology，Shanghai 200000，China；2.ShanghaiTech University，Shanghai 200000，China）

In order to deal with the weak signal in the X-ray security system，a 14-bit modulator is needed.This paper adopts a third-order Sigma-Delta modulator structure，the modulator adopts the oversampling and noise shaping technology to realize high precision，with the 20 kHz signal，256 oversample rate and 10.24 MHz clock，Matlab Simulink modeling simulation results show that the SNR of modulator can achieve 104.6 dB and the pre-cision can reach 17 bit.After analyzing the non-ideal conditions of the modulator，The tube circuit of the modulator adopts TSMC0.25 um technology and simulates by Cadence Spectre，The results show that the SNR of the mo-dulator can reach 98 dB and the precision is 16 bit，which can satisfy the precision requirements of the X-ray security system.

X-ray；high-precision；Sigma-Delta；Matlab；Simulink

TN431.1

A

1674－6236（2017）10-0110-04

2016-04-10稿件編號：201604092

賈世杰（1992—），男，江西贛州人，碩士研究生。研究方向：模擬/射頻集成電路及系統(tǒng)設(shè)計(jì)。