趙瑞姣,朱怡安,李 聯(lián)

(西北工業(yè)大學(xué) a.計(jì)算機(jī)學(xué)院; b.軟件與微電子學(xué)院,西安 710072)

0 概述

面對嵌入式系統(tǒng)功能需求的復(fù)雜化和多樣性,目前多核系統(tǒng)已基本取代單核系統(tǒng),以更好地滿足系統(tǒng)的需要。此外,將不同關(guān)鍵級的任務(wù)整合到一個普通的計(jì)算平臺進(jìn)行更優(yōu)調(diào)度,已經(jīng)吸引了包括工業(yè)界和學(xué)術(shù)界在內(nèi)很多專家的高度重視。在混合關(guān)鍵系統(tǒng)[1]中,設(shè)計(jì)者考慮到成本和能耗等問題將系統(tǒng)分為不同的運(yùn)行級別,在要求不高的情況下,系統(tǒng)運(yùn)行在非關(guān)鍵等級,此時(shí),不論是成本還是能耗都比較低。但是當(dāng)系統(tǒng)處于某種特殊情況時(shí),為了確保其安全性,需要提高系統(tǒng)的關(guān)鍵級。當(dāng)前很多認(rèn)證標(biāo)準(zhǔn)如自動化領(lǐng)域的ISO標(biāo)準(zhǔn)[2]以及航空電子領(lǐng)域的DO-178C標(biāo)準(zhǔn)[3]等都根據(jù)每個功能應(yīng)具備的安全程度明確規(guī)定了關(guān)鍵級別。

此外,隨著異構(gòu)多核系統(tǒng)[4]的興起,異構(gòu)的多核處理器以其優(yōu)于同構(gòu)多核處理器的性能被廣泛應(yīng)用在很多的控制領(lǐng)域,包括航天控制、遙感控制等。然而目前多數(shù)混合關(guān)鍵系統(tǒng)(Mixed-Criticality System,MCS)任務(wù)調(diào)度問題都是在同構(gòu)多核的基礎(chǔ)上被提出,未全面考慮異構(gòu)多核的特性。為此,本文針對異構(gòu)多核系統(tǒng)的相關(guān)特性,提出一種混合關(guān)鍵任務(wù)調(diào)度算法。

1 研究現(xiàn)狀

文獻(xiàn)[5]提出了混合關(guān)鍵系統(tǒng)MCS的概念,并同時(shí)運(yùn)用一種形式化的方法對這一概念進(jìn)行了定義,此后關(guān)于MCS的研究成為一個非常熱門的方向。文獻(xiàn)[6]建立了自適應(yīng)混合關(guān)鍵模型AMC。在該模型中,當(dāng)系統(tǒng)升級為高關(guān)鍵級別時(shí),所有的低關(guān)鍵級的任務(wù)都會被直接丟棄,這雖然保證了高關(guān)鍵級任務(wù)的CPU執(zhí)行時(shí)間,但是卻完全忽略了低關(guān)鍵級任務(wù)的執(zhí)行,由于所有任務(wù)都以最壞執(zhí)行時(shí)間作為調(diào)度依據(jù),而在大部分情況下都達(dá)不到最壞情況,因此這種在關(guān)鍵級切換過程中將低關(guān)鍵級任務(wù)直接丟棄的做法是極其不合理的。而且對于一些應(yīng)用來說,偶爾的延時(shí)[7]是可以被接受的,這些延時(shí)任務(wù)的執(zhí)行結(jié)果仍有參考價(jià)值。為了彌補(bǔ)AMC任務(wù)處理過程的不足,適當(dāng)?shù)乜紤]給低關(guān)鍵級任務(wù)提供一定等級的服務(wù)質(zhì)量,文獻(xiàn)[8]提出了一種類似彈性任務(wù)模型的處理機(jī)制,當(dāng)系統(tǒng)處于高關(guān)鍵級時(shí),它會調(diào)整低關(guān)鍵級任務(wù)的周期,但該方法是基于固定優(yōu)先級的任務(wù)調(diào)度,不能實(shí)現(xiàn)系統(tǒng)的動態(tài)調(diào)度[9-10]。而由于混合關(guān)鍵系統(tǒng)處于不同關(guān)鍵級別時(shí)優(yōu)先順序可能發(fā)生改變,因此從這方面而言,該方法不再適用。

文獻(xiàn)[11]給出了一種對于混合關(guān)鍵系統(tǒng)中低關(guān)鍵任務(wù)的優(yōu)先級定義方法。對低關(guān)鍵任務(wù)進(jìn)行服務(wù)等級的劃分,通過服務(wù)等級的重新劃分,大幅增加低關(guān)鍵任務(wù)的調(diào)度公平性[12],使得對低關(guān)鍵任務(wù)的調(diào)度更加合理。但是該方法并沒有考慮如何提高關(guān)鍵任務(wù)的調(diào)度成功率,同時(shí)也沒有考慮處理器負(fù)載情況。為在關(guān)鍵級提升時(shí)保證高關(guān)鍵級任務(wù)的正確執(zhí)行,文獻(xiàn)[13]提出了MCPI算法,在關(guān)鍵級提升時(shí)對任務(wù)的優(yōu)先級進(jìn)行重新分配,將高關(guān)鍵任務(wù)的優(yōu)先級提高,以便能優(yōu)先執(zhí)行高關(guān)鍵任務(wù)。該方法在很大程度上降低了關(guān)鍵任務(wù)的丟失率,提高了系統(tǒng)的安全性,但是對低關(guān)鍵級任務(wù)只是采用了best-effort處理,沒有充分利用任務(wù)執(zhí)行過程中的slack時(shí)隙[14],降低了對低關(guān)鍵任務(wù)的接受能力。

針對混合關(guān)鍵系統(tǒng)的任務(wù)調(diào)度特點(diǎn),文獻(xiàn)[15]提出了一種雙分區(qū)的調(diào)度策略,在系統(tǒng)處于不同的關(guān)鍵級別時(shí)重新對非關(guān)鍵任務(wù)進(jìn)行處理器的映射。但該方法僅考慮了非關(guān)鍵任務(wù)的重新分配以及核間遷移,在非關(guān)鍵任務(wù)的遷移過程中沒有考慮利用任務(wù)執(zhí)行過程中的slack時(shí)隙進(jìn)行非關(guān)鍵任務(wù)的處理,所以,該方法仍有很大的改進(jìn)空間。

基于上述方法的不足,本文提出一種基于異構(gòu)多核系統(tǒng)的混合關(guān)鍵任務(wù)調(diào)度算法。對文獻(xiàn)[15]中DPM算法進(jìn)行擴(kuò)展與改進(jìn),去除不允許高關(guān)鍵任務(wù)核間遷移的限制。將混合關(guān)鍵任務(wù)的調(diào)度分為處理器映射以及系統(tǒng)模式切換處理2個階段。在處理器映射階段,優(yōu)先將關(guān)鍵任務(wù)分配到強(qiáng)核上進(jìn)行處理同時(shí)以處理器最大剩余帶寬為指標(biāo),運(yùn)用啟發(fā)式方法進(jìn)行任務(wù)分配,采用EDF算法[16]進(jìn)行單處理器上的任務(wù)集調(diào)度,從而最大化處理器的利用率。此外,引入回收隊(duì)列,完成對非關(guān)鍵任務(wù)的回收再分配,更好地利用slack時(shí)隙,使混合關(guān)鍵任務(wù)調(diào)度過程中關(guān)鍵任務(wù)和非關(guān)鍵任務(wù)的調(diào)度成功率都有所提高。

2 異構(gòu)多核系統(tǒng)與任務(wù)模型

本文算法采用雙關(guān)鍵級任務(wù)模型。需要強(qiáng)調(diào)的是,由于最終要完成異構(gòu)多核處理器上的混合關(guān)鍵任務(wù)調(diào)度,因此在保證關(guān)鍵任務(wù)截止期要求的同時(shí)也要最大限度地提高非關(guān)鍵任務(wù)的調(diào)度成功率,同時(shí)還要考慮異構(gòu)多核的負(fù)載均衡能力。

2.1 異構(gòu)處理器模型

異構(gòu)處理器與同構(gòu)處理器的不同表現(xiàn)為CPU處理能力的非對稱性,每個處理器在未分配任務(wù)時(shí),均有一個初始的資源利用率帶寬。本文中對異構(gòu)處理器做出如下定義:

定義1異構(gòu)處理器模型表示為C={C1,C2,…,Cm},其中,m表示系統(tǒng)中處理器核數(shù),Ci表示的是第i個處理器的單位時(shí)間的計(jì)算能力,由于異構(gòu)并行系統(tǒng)中不同核具有不同的計(jì)算能力,因此Ci的值也會有所不同。

定義2異構(gòu)系統(tǒng)中各個核的計(jì)算能力不同,因此,每個任務(wù)的處理時(shí)間因處理器的不同而變化,可用矩陣M表示如下:

其中,ti(i,j)表示任務(wù)i在處理器j上的執(zhí)行時(shí)間。

定義3對于每個處理器都會有剩余的計(jì)算帶寬,即每個處理器的最大剩余可用利用率。系統(tǒng)的剩余利用率可用U={U1,U2,…,Um}表示,其中Ui為第i個處理器的剩余計(jì)算帶寬。

2.2 任務(wù)模型

本文研究的是雙關(guān)鍵級模式的混合任務(wù)在異構(gòu)處理器上的調(diào)度問題,因此,對以往的任務(wù)模型做適當(dāng)修改,給出以下定義:

定義4對于每一個任務(wù),可由五元組表示為{Li,S,Ci(LO),Ci(HI),Ti(LO),Ti(HI)},其中,S是任務(wù)的釋放時(shí)間,即到達(dá)時(shí)間,Li∈{LO,HI}表示任務(wù)i所處的關(guān)鍵級別,Ci(LO)表示任務(wù)wi在LO模式下的最壞執(zhí)行時(shí)間,Ci(HI)表示任務(wù)wi在HI模式下的最壞執(zhí)行時(shí)間,Ti(LO)、Ti(HI)分別表示任務(wù)wi在非關(guān)鍵LO模式和關(guān)鍵HI模式下的周期。其中Ci(LO)和Ci(HI)是一個m維向量元素,分別表示任務(wù)在不同的處理核上的最壞執(zhí)行時(shí)間,其值與計(jì)算能力成反比。同時(shí)處于2種不同模式下的任務(wù)的最壞執(zhí)行時(shí)間和周期滿足以下關(guān)系:當(dāng)Li=LO時(shí),Ci(LO)=Ci(HI),Ti(LO)≤Ti(HI);當(dāng)Li=HI時(shí),Ci(LO)≤Ci(HI),Ti(LO)=Ti(HI)。從上式可以看出,當(dāng)系統(tǒng)從非關(guān)鍵LO模式轉(zhuǎn)換為關(guān)鍵HI模式時(shí),降低了對非關(guān)鍵任務(wù)的服務(wù)質(zhì)量。

定義5每一個任務(wù)wi有2個帶寬利用率,用二元組(ui(LO),ui(HI))表示,其中,ui(LO)=Ci(LO)/Ti(LO),ui(HI)=Ci(HI)/Ti(HI)。

定義6如果每一個任務(wù)都能在其死限之前完成,那么該任務(wù)可調(diào)度;如果一個任務(wù)集中的所有任務(wù)都能在死限前完成,那么該任務(wù)集可調(diào)度。

3 異構(gòu)混合關(guān)鍵任務(wù)調(diào)度算法

3.1 調(diào)度模型

為了充分利用異構(gòu)并行系統(tǒng)的特性,同時(shí)考慮到運(yùn)用計(jì)算能力強(qiáng)的核來處理關(guān)鍵任務(wù)可以使其更快更好地完成,本文將異構(gòu)處理器模型進(jìn)一步表示為C={πq,πr},其中πq代表強(qiáng)核集,即Ci>1的處理器構(gòu)成的集合,πr代表弱核集,即Ci≤1的處理器核構(gòu)成的集合,由于關(guān)鍵任務(wù)的死限丟失會給系統(tǒng)造成很嚴(yán)重的后果,直接關(guān)系到系統(tǒng)的安全性,因此此處優(yōu)先考慮將其映射到強(qiáng)核集合上進(jìn)行調(diào)度,將非關(guān)鍵任務(wù)映射到弱核集進(jìn)行調(diào)度,并同時(shí)記錄各個核的剩余負(fù)載情況U={U1,U2,…,Um},當(dāng)任務(wù)到來時(shí)優(yōu)先考慮將任務(wù)分配到剩余負(fù)載較高的核上調(diào)度。圖1為本文算法的調(diào)度模型,其中虛線箭頭表示對不能直接調(diào)度的任務(wù)的重新分配再調(diào)度。

圖1 異構(gòu)多核系統(tǒng)的調(diào)度模型

為使關(guān)鍵任務(wù)能有效地利用強(qiáng)核的計(jì)算能力,保證系統(tǒng)的安全性,在異構(gòu)多核的調(diào)度過程中始終堅(jiān)持以下原則:1)每個任務(wù)都是獨(dú)立執(zhí)行的;2)忽略核間遷移和級別切換的開銷;3)同一時(shí)刻一個任務(wù)只能在一個核上執(zhí)行。

3.2 算法實(shí)現(xiàn)

本文算法考慮異構(gòu)多核中CPU的執(zhí)行能力不同的特性以及關(guān)鍵任務(wù)和非任務(wù)的核間遷移,并且對于被迫中止執(zhí)行的非關(guān)鍵任務(wù)采取回收再調(diào)度的策略,一方面為關(guān)鍵任務(wù)提供了更多的執(zhí)行時(shí)間和更優(yōu)的服務(wù)質(zhì)量,保證系統(tǒng)的安全;另一方面也彌補(bǔ)了直接將非關(guān)鍵任務(wù)丟棄的不足,降低了非關(guān)鍵任務(wù)的死限丟失率。

階段1異構(gòu)處理器的映射階段

1)對于m個異構(gòu)處理器C={πq,πr},πq={C1,C2,…,Cm1},其中,Ci>1,1≤i≤m1,πr={C1,C2,…,Cm2},其中,Cj≤1,1≤j≤m2,HI-Que={w1,w2,…,wn1},LO-Que={w1,w2,…,wn2},系統(tǒng)關(guān)鍵級ζ∈{HI,LO},初始值為LO,REC-Que=?,利用率U={U1max,U2max,…,Ummax}。

2)若HI-Que≠?,將HI任務(wù)wi按照死限時(shí)間(默認(rèn)T)遞增的順序進(jìn)行排序,作為任務(wù)調(diào)度的優(yōu)先級,跳轉(zhuǎn)至步驟4)。

3)若LO-Que≠?,LO任務(wù)wi按照死限時(shí)間(默認(rèn)T)遞增的順序進(jìn)行排序,作為任務(wù)調(diào)度的優(yōu)先級,跳轉(zhuǎn)至步驟4);否則,跳轉(zhuǎn)至步驟5)。

4)?wi∈HI-Que,若?Uj>0,1≤j≤m1,則將wi按照計(jì)算的優(yōu)先級順序在πq中選擇U最大的核Cj進(jìn)行處理,若調(diào)度成功,更新Ujmax=Ujmax-Ci(i,j)/Ti(LO),若不能成功調(diào)度,將系統(tǒng)關(guān)鍵級升高,即更新ζ=HI,進(jìn)入階段2。

5)?wi∈LO-Que,若Uj>0,1≤j≤m2,將wi依據(jù)優(yōu)先級先后分配給πr中利用率U最大的核Cj調(diào)度,調(diào)度成功,更新Ujmax=Ujmax-Ci(i,j)/Ti(LO),否則,關(guān)鍵級提升,更新ζ=HI。

6)退出算法。

階段2系統(tǒng)關(guān)鍵級切換的處理階段

2)當(dāng)ζ=HI時(shí),?wi∈HI-Que∩wiπq,此時(shí)進(jìn)行強(qiáng)核集πq中HI任務(wù)的重新分配,直至任務(wù)可以調(diào)度。

3)若步驟2)不成立,將HI任務(wù)wi映射到弱核集πr中進(jìn)行調(diào)度,并強(qiáng)行中止利用率U最大的核上的LO任務(wù)的執(zhí)行,進(jìn)行HI任務(wù)的調(diào)度,計(jì)算該核的剩余利用率Ujmax=Ujmax-Ci(i,j)/Ti(HI)+Cj(i,j)/Tj(HI),并同時(shí)將被終止的任務(wù)wj∈LO-Que在πr中其他核心進(jìn)行重分配,若分配失敗,跳轉(zhuǎn)至步驟4)處理。

3.3 算法復(fù)雜度分析

對于每一個關(guān)鍵任務(wù)來說,最好情況是一次性成功映射到強(qiáng)核集中的某個處理器并成功在該核調(diào)度,復(fù)雜度為O(1),最壞情況是遍歷完整個強(qiáng)核集都沒能成功調(diào)度,此時(shí)在弱核集中搶占非關(guān)鍵級任務(wù)的執(zhí)行時(shí)間來執(zhí)行,時(shí)間復(fù)雜度是O(m1+1),其中m1表示強(qiáng)核集的CPU個數(shù)。所以,對全部的關(guān)鍵任務(wù)調(diào)度的復(fù)雜度為O((m1+1)×n1),n1表示關(guān)鍵任務(wù)的數(shù)量。

對于非關(guān)鍵任務(wù)來說,在弱核集的某個處理器上調(diào)度成功的最小復(fù)雜度為O(1),最大時(shí)間復(fù)雜度為O(m2),其中m2為弱核集的CPU個數(shù)。當(dāng)其不能在弱核集中成功調(diào)度時(shí),將其暫時(shí)存放入REC-Que回收隊(duì)列,以便進(jìn)行一個利用空閑時(shí)間的全局調(diào)度,此時(shí)時(shí)間復(fù)雜度為O(m×n2′),其中n2′表示回收隊(duì)列中的非關(guān)鍵任務(wù)數(shù)量。對于有n2個非關(guān)鍵任務(wù)的調(diào)度的復(fù)雜度為O(m2×n2)。綜上所述,算法的總復(fù)雜度可表示為O(n1×(m1+1)+m2×n2+m×n2′)?？梢钥闯?算法復(fù)雜度與異構(gòu)處理器核的處理能力和數(shù)量、關(guān)鍵任務(wù)與非關(guān)鍵任務(wù)的個數(shù)有直接關(guān)系,并且該復(fù)雜度在可接受的范圍內(nèi)。

4 仿真實(shí)驗(yàn)

仿真實(shí)驗(yàn)依據(jù)文獻(xiàn)[15]方法進(jìn)行。仿真實(shí)驗(yàn)均基于以下假設(shè):處理器核數(shù)為4,調(diào)整其中2個核的頻率為1 GHz,另外2個核心頻率為1.5 GHz,系統(tǒng)的整體CPU資源利用率區(qū)間為[1.0,3.8],對于實(shí)驗(yàn)中非關(guān)鍵任務(wù)的周期T(LO),隨機(jī)從{10,20,40,50,100,200,400,500,1 000} ms中選取,為保證系統(tǒng)關(guān)鍵級提升后的周期約束關(guān)系,即Ti(LO)≤Ti(HI),此處假設(shè)T(HI)=2×T(LO)。當(dāng)系統(tǒng)處于非關(guān)鍵LO模式下,每個任務(wù)的最壞執(zhí)行時(shí)間Ci(LO)為0.2～0.8倍的任務(wù)周期T(LO),且保證Ci(HI)=2×Ci(LO)。

1)驗(yàn)證不同CPU利用率下算法的調(diào)度成功率。

實(shí)驗(yàn)方案:控制實(shí)驗(yàn)數(shù)據(jù)中關(guān)鍵任務(wù)數(shù)量與非關(guān)鍵任務(wù)數(shù)量的比值為1∶1,并隨機(jī)生成1 000個實(shí)驗(yàn)任務(wù)集,每個任務(wù)集中包括10個～20個相互獨(dú)立的任務(wù)來進(jìn)行實(shí)驗(yàn),并對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行平均。圖2展示了本文算法與DPM算法[13]的對比結(jié)果,從中可以看出,在系統(tǒng)處于相同CPU利用率的情況下,本文算法有更高的任務(wù)接受能力,尤其是當(dāng)系統(tǒng)利用率越高時(shí),本文算法可以接受更多的任務(wù)。

圖2 CPU利用率與任務(wù)接受能力的關(guān)系

2)驗(yàn)證不同任務(wù)數(shù)情況下算法的可靠性。

實(shí)驗(yàn)方案:控制實(shí)驗(yàn)數(shù)據(jù)中關(guān)鍵任務(wù)數(shù)量與非關(guān)鍵任務(wù)數(shù)量的比值為1∶1,并且設(shè)定每個核的CPU利用率為85%,同時(shí)使任務(wù)集中的任務(wù)數(shù)量在20～100中均勻分布,以此為輸入進(jìn)行驗(yàn)證,圖3展示了實(shí)驗(yàn)結(jié)果?？梢钥闯?隨著任務(wù)集中任務(wù)數(shù)量的不斷增多,本文算法的任務(wù)丟失率明顯低于DPM算法,并且在任務(wù)數(shù)量增加時(shí)對任務(wù)的接受能力趨于穩(wěn)定。

圖3 任務(wù)數(shù)與任務(wù)接受能力的關(guān)系

3)驗(yàn)證關(guān)鍵任務(wù)和非關(guān)鍵任務(wù)的比例發(fā)生變化時(shí),算法是否能保持優(yōu)越性。

實(shí)驗(yàn)方案:將任務(wù)集中2種任務(wù)所占百分比在20%～70%之間進(jìn)行調(diào)整,實(shí)驗(yàn)的結(jié)果如圖4所示?？梢钥闯?當(dāng)關(guān)鍵任務(wù)占比小于30%時(shí),使用不同的算法對任務(wù)可調(diào)度性的影響并不大,但是隨著關(guān)鍵任務(wù)占比的不斷增加,本文算法可以很大程度上提高系統(tǒng)對任務(wù)的接受能力,這主要是因?yàn)镈PM算法并沒有考慮關(guān)鍵任務(wù)的核間遷移。

圖4 HI任務(wù)比例與任務(wù)接受能力的關(guān)系

5 結(jié)束語

針對異構(gòu)多核特性以及混合關(guān)鍵任務(wù)調(diào)度過程中存在的問題,本文提出一種更適用于異構(gòu)多核系統(tǒng)的混合關(guān)鍵任務(wù)調(diào)度算法。從2個方面著手進(jìn)行任務(wù)調(diào)度,首先將關(guān)鍵任務(wù)和非關(guān)鍵任務(wù)劃分為不同的集合進(jìn)行處理器映射,綜合考慮異構(gòu)處理器的特性盡量將關(guān)鍵任務(wù)優(yōu)先分配給計(jì)算能力強(qiáng)的核,并且允許任務(wù)的核間遷移,保證系統(tǒng)的安全;其次考慮在系統(tǒng)關(guān)鍵級切換時(shí)對于非關(guān)鍵任務(wù)的處理,本文對于被迫中止的非關(guān)鍵級任務(wù)并沒有采用直接丟棄的處理方式,而是將其回收,并采用全局的調(diào)度策略,通過任務(wù)執(zhí)行過程中的空閑時(shí)隙進(jìn)行調(diào)度,從而提高對低關(guān)鍵級任務(wù)的接受能力。仿真實(shí)驗(yàn)結(jié)果表明,本文算法可有效提高系統(tǒng)任務(wù)接受能力。下一步將從關(guān)鍵級切換時(shí)間以及核間遷移時(shí)間出發(fā)對該算法進(jìn)行擴(kuò)展,提高其精確度與實(shí)用性。

[1] BURNS A,DAVIS R.Mixed Criticality Systems-A Review[D].York,UK:University of York,2013.

[2] HEFFERNAN D,MACNAMEE C,FOGARTY P.Runtime Verification Monitoring for Automotive Embedded Systems Using the ISO 26262 Functional Safety Standard as a Guide for the Definition of the Monitored Properties[J].IET Software,2014,8(5):193-203.

[3] MOLLISON M S,ERICKSON J P,ANDERSON J H,et al.

Mixed-criticality Real-time Scheduling for Multicore Systems[C]//Proceedings of IEEE International Conference on Computer and Information Technology.Washington D.C.,USA:IEEE Press,2010:1864-1871.

[4] 姚麗莎,王占鳳,程家興.基于人工魚群遺傳算法的異構(gòu)多核系統(tǒng)任務(wù)調(diào)度研究[J].計(jì)算機(jī)工程與科學(xué),2014,36(10):1866-1871.

[5] VESTAL S.Preemptive Scheduling of Multi-criticality Systems with Varying Degrees of Execution Time Assurance[C]//Proceedings of RTSS’07.Washington D.C.,USA:IEEE Press,2008:239-243.

[6] BARUAH S K,BURNS A,DAVIS R I.Response-time Analysis for Mixed Criticality Systems[C]//Proceedings of RTSS’11.Washington D.C.,USA:IEEE Press,2011:34-43.

[7] YIP E,KUO M,BROMAN D,et al.Relaxing the Synchronous Approach for Mixed-criticality Systems[C]//Proceedings of the 20th IEEE Real-time and Embedded Technology and Application Symposium.Washington D.C.,USA:IEEE Press,2014:89-100.

[8] BURNS A,BARUAH S.Towards a More Practical Model for Mixed Criticality Systems[EB/OL].[2016-05-10].http://www-users.cs.york.ac.uk/～robdavis/wmc2013/paper3.pdf.

[9] 劉 懷,費(fèi)樹岷.基于雙優(yōu)先級的實(shí)時(shí)多任務(wù)動態(tài)調(diào)度[J].計(jì)算機(jī)工程,2005,31(18):16-18.

[10] SU Hang,ZHU Dakai,MOSSE D.Scheduling Algorithms for Elastic Mixed-criticality Tasks in Multicore Systems[C]//Proceedings of IEEE International Conference on Embedded and Real-time Computing Systems and Applications.Washington D.C.,USA:IEEE Press,2013:352-357.

[11] HIKMET M,KUO M M,ROOP P S,et al.Mixed-criticality Systems as a Service for Non-critical Tasks[C]//Proceedings of IEEE International Symposium on Real-time Distributed Computing.Washington D.C.,USA:IEEE Press,2016:221-228.

[12] 王 濤,安 虹,孫 濤,等.面向動態(tài)異構(gòu)多核處理器的公平調(diào)度算法[J].軟件學(xué)報(bào),2014,25(S2):80-89.

[13] SOCCI D,POPLAVKO P,BENSALEM S,et al.Multiprocessor Scheduling of Precedence-constrained Mixed-critical Jobs[C]//Proceedings of International Symposium on Real-time Distributed Computing.Washington D.C.,USA:IEEE Press,2015:198-207.

[14] 朱怡安,黃姝娟,段俊花,等.新的混合關(guān)鍵任務(wù)調(diào)度算法的研究[J].電子科技大學(xué)學(xué)報(bào),2014,43(2):268-271,286.

[15] AL-BAYATI,Z,ZHAO Qingling,YOUSSEF A,et al.Enhanced Partitioned Scheduling of Mixed-criticality Systems on Multicore Platforms[C]//Proceedings of ASP-DAC’15.Chiba,Japan:[s.n.],2015:630-635.

[16] LEE J.New Response Time Analysis for Global EDF on a Multiprocessor Platform[J].Journal of Systems Architecture,2016,65:59-63.