朱明駿 孫現(xiàn)有

（海軍駐昆明軍事代表辦事處 昆明 650051）

1 引言

進(jìn)行水聲研究需要進(jìn)行大量的測量工作，并對測量數(shù)據(jù)進(jìn)行比對、分析。因此對測量到的原始信號進(jìn)行記錄就顯得格外重要。行業(yè)內(nèi)存儲水聲信號主要使用的是磁帶機(jī)，保存經(jīng)放大處理的模擬信號。雖然磁帶機(jī)有可靠性高、容量大、速度快等諸多優(yōu)點(diǎn)，但是對數(shù)據(jù)再次使用時需要再次把模擬信號轉(zhuǎn)換成數(shù)字信號，這給數(shù)據(jù)分析帶來了不便。而且磁帶機(jī)受體積、抗沖擊性能等方面因素的影響，通常配置于地面設(shè)備，無法搭載于水下航行體中，這使磁帶機(jī)的應(yīng)用受到了很大的限制。因此，設(shè)計一種體積小，環(huán)境適應(yīng)性強(qiáng)，可置于水下設(shè)備中的記錄電路，替代傳統(tǒng)的數(shù)據(jù)記錄設(shè)備，以滿足行業(yè)內(nèi)特殊條件下水聲信號記錄的需要，具有重要的實踐意義和實用價值。

2 記錄電路功能及設(shè)計思路

記錄電路以標(biāo)準(zhǔn)板卡的結(jié)構(gòu)置于電子組件機(jī)箱內(nèi)。通過接插件與底板連接。接收數(shù)字前置放大器輸出的串行數(shù)字流信號，將其進(jìn)行串并轉(zhuǎn)換操作后，存入大容量存儲器當(dāng)中。記錄電路可將記錄數(shù)據(jù)讀出到計算機(jī)或通過串行接口回放輸出［1］。

記錄電路所處理的信號速率達(dá)到400kByte/s，需要FIFO進(jìn)行緩沖，同時要針對CAN總線、IIC總線、串行數(shù)字信號接口以及FLASH芯片等開展多種接口設(shè)計［2］。FPGA作為目前最流行的可編程邏輯器件，具有應(yīng)用靈活的特點(diǎn)，成為記錄電路硬件構(gòu)架的首選。數(shù)據(jù)存儲介質(zhì)選擇了普通U盤所使用的FLASH芯片，該類芯片具有存儲密度高、可靠性高、價格便宜等優(yōu)點(diǎn)。

電路還內(nèi)置電源管理電路，用于電源的自檢、上電控制和復(fù)位控制功能。同時還配有CAN總線接口，便于接收上級系統(tǒng)的命令并將自檢信息上報。

3 電路硬件設(shè)計

記錄電路的硬件設(shè)計主要圍繞FPGA電路設(shè)計展開，同時進(jìn)行接口電路部分設(shè)計、存儲電路部分設(shè)計和數(shù)據(jù)交換電路部分的設(shè)計。FPGA電路是以FPGA嵌入式微處理器為核心的電路結(jié)構(gòu)。所謂嵌入式微處理器是FPGA芯片內(nèi)嵌了MICRO?BLZE軟內(nèi)核，內(nèi)核作為獨(dú)立的微處理器被FPGA邏輯電路調(diào)用以完成和其它處理器一樣的功能。整個電路分為電源管理、FPGA電路、存儲器和通信幾大部分。幾部分的連接關(guān)系如圖1所示。

3.1 電源管理電路設(shè)計

電源管理電路的主要功能是向整個電路板供電。除了供電作用外，還具有控制上電順序和復(fù)位管理功能。電路中設(shè)有小的51系列單片機(jī)，可按需要對各個電源的上電順序進(jìn)行控制，同時實時檢測電路板的各組供電電壓情況和FPGA電路工作情況。電壓情況異?；蛘逨PGA電路工作異常時，對電源進(jìn)行復(fù)位操作。

電路采用+24VDC輸入的供電模式，通過DC/DC轉(zhuǎn)變成+5VDC。電路板用到的其它直流電源由+5VDC轉(zhuǎn)換提供。為了實現(xiàn)電源控制的功能，電源芯片選用了TI公司生產(chǎn)的TPS5461X系列DC/DC開關(guān)電源芯片?？赏ㄟ^單片機(jī)控制電源芯片上的“SS/ENA”腳實現(xiàn)對各組電源的控制［3］。

完成電源管理的單片機(jī)選用了C8051系列的F206單片機(jī)，該單片機(jī)體積較小、資源不多，但完全可以滿足電源管理的需要。電壓檢測芯片則選用了國家半導(dǎo)體公司的LM87芯片。單片機(jī)通過IIC串行總線控制LM87檢測電路的各組電源供電情況和主控芯片的溫度信息，當(dāng)電源電壓或者溫度出現(xiàn)異常時對電源進(jìn)行復(fù)位操作。

3.2 存儲器電路設(shè)計

記錄電路選用了三星公司的1G ×8bit NAND Flash Memory作為存儲介質(zhì)。需要記錄數(shù)據(jù)的速率為400kByte/s，一片F(xiàn)lash芯片能記錄的時間為40多分鐘?？紤]到存儲容量的問題，選用了6片同規(guī)格的Flash芯片，可存儲數(shù)據(jù)時間為4個小時。也可選擇更大容量的FLASH芯片增加記錄時間。

Flash的接口相對簡單，除了8位復(fù)用的地址、數(shù)據(jù)線以外，有7個控制引腳。它們分別為R/B、RE、CE、CLE、ALE、WE和WP。其中R/B引腳為狀態(tài)指示輸出腳，向處理器提供FLASH的工作狀態(tài)；CE引腳為片選信號；CLE和ALE分別為命令使能信號和地址使能信號；RE和WE分別為讀寫信號；WP為寫保護(hù)信號。

FPGA內(nèi)部微處理器MiroBlaze通過通用I/O口連接FLASH芯片的8個地址、數(shù)據(jù)引腳和7個控制引腳，控制其內(nèi)部寄存器完成對FLASH的讀寫操作，將數(shù)據(jù)記錄到FLASH芯片上或者讀出。6片F(xiàn)LASH芯片以并聯(lián)方式與處理器相連，除片選信號CE外其余引腳均為復(fù)用。

3.3 通信電路設(shè)計（CAN總線設(shè)計）

CAN總線是一種全數(shù)字化雙向和多主的現(xiàn)場總線，在汽車制造業(yè)應(yīng)用非常廣泛。現(xiàn)在水聲領(lǐng)域應(yīng)用方面，CAN總線的應(yīng)用也已經(jīng)較為普遍。CAN總線采用雙線傳輸方式，設(shè)備以節(jié)點(diǎn)的方式掛于總線上，通過設(shè)置幀ID控制數(shù)據(jù)的接收與發(fā)送?？偩€上的節(jié)點(diǎn)數(shù)可根據(jù)需要自行增加，應(yīng)用非常方便。采用SJA1000 CAN控制器結(jié)合驅(qū)動芯片PCA82C250的電路結(jié)構(gòu)，實現(xiàn)CAN總線通信［4］。

3.4 FPGA電路設(shè)計

FPGA選用Xilinx公司Virtex-2 Pro系列產(chǎn)品XC2VP20FG676芯片，此芯片是該電路的核心，中央處理器為其內(nèi)嵌的軟核MicroBlaze。FPGA的配置芯片選取XCF08P的大容量存儲芯片。外圍電路需要按數(shù)據(jù)手冊的要求完成FPGA芯片與配置芯片的設(shè)計，正確配置好電源、晶振、復(fù)位芯片和JTAG口，按需求分配好I/O口與相關(guān)電路相連。需要注意的是XCF08P具有串行和并行兩種加載方式，在配置時需看清相對的電路結(jié)構(gòu)。本設(shè)計中為了減短程序加載時間，選擇了并行加載的配置方式。

FPGA電路主要邏輯功能仍然由FPGA內(nèi)部的邏輯門電路部分完成。邏輯門電路在記錄狀態(tài)主要負(fù)責(zé)串行數(shù)字流信號的接收并送入FIFO中進(jìn)行緩沖，當(dāng)FIFO標(biāo)志置位時，向微處理器提出取數(shù)申請；在數(shù)據(jù)回放狀態(tài)，主要負(fù)責(zé)將微處理器送出的數(shù)據(jù)放入FIFO緩沖，再按照規(guī)定的速率通過串行數(shù)字流輸出模塊向外發(fā)送。

FIFO的主體選用了XILINX公司的IPCORE：FIFO Generator V2.3。FIFO緩沖區(qū)緩沖數(shù)據(jù)寬度為16位，緩沖的深度為8192。這種FIFO具有可編程狀態(tài)位，當(dāng)FIFO中數(shù)據(jù)滿足設(shè)定狀態(tài)時，可編程狀態(tài)位置位，可方便地將FIFO的狀態(tài)反饋給微處理器。本設(shè)計中調(diào)用了兩個FIFO內(nèi)核，分別作為輸入和輸出時的數(shù)據(jù)緩沖。輸入緩沖區(qū)設(shè)定可編程狀態(tài)位在緩沖區(qū)內(nèi)數(shù)據(jù)將要溢出時置位，輸出緩沖區(qū)設(shè)定可編程狀態(tài)位在緩沖區(qū)內(nèi)數(shù)據(jù)數(shù)將要取空時置位。微處理器可以根據(jù)此狀態(tài)位判斷緩沖數(shù)據(jù)情況，決定是否讀取或者寫入新的數(shù)據(jù)。

4 電路軟件設(shè)計

記錄電路軟件分為單片機(jī)軟件和FPGA軟件兩大部分。其中單片機(jī)軟件主要負(fù)責(zé)電源管理功能。通過模擬IIC總線對電壓監(jiān)控芯片LM87進(jìn)行控制，實現(xiàn)對電源和FPGA電路的監(jiān)測。在電源不正?；蛘逨PGA電路不正常的情況下，對電源芯片進(jìn)行復(fù)位操作。單片機(jī)軟件使用C語言編寫，功能比較簡單，程序流程圖如圖2所示。

FPGA軟件的核心部分是針對內(nèi)嵌微處理器MiroBlaze的C語言設(shè)計，主要功能是完成對串行數(shù)字流信號的記錄和回放功能。負(fù)責(zé)將緩沖區(qū)中的數(shù)據(jù)讀出并存入FLASH的相應(yīng)存儲區(qū)域。如果接收到回放命令，則將FLASH中的數(shù)據(jù)讀出放入FIFO。如果接收到讀取命令，則將FLASH中的數(shù)據(jù)讀出并通過高速串口輸出到PC機(jī)上。［5］FLASH的讀寫是以頁為基本單位的，一頁為1056個字。在讀寫一頁之前必須先指明所需讀寫的頁地址，然后發(fā)送讀寫命令。一頁1056字需要一次性連續(xù)讀出或者寫入［6］。FPGA軟件的流程圖如圖3所示。

5 應(yīng)用情況

該記錄電路已成功應(yīng)用于某水下航行器上，通過試驗獲得了大量寶貴的試驗數(shù)據(jù)。圖4中（a）所示的是某次水下試驗中電路記錄的9分多鐘的水聲信號圖形，（b）和（c）分別顯示出數(shù)據(jù)其中一段的放大后和再次放大后的信號圖形。

6 結(jié)語

本文提出了一種基于FPGA的水聲信號記錄電路的設(shè)計方案。經(jīng)過實驗室調(diào)試和實際應(yīng)用，證明了電路能有效完成高速率水聲信號的記錄工作，并且具有穩(wěn)定的工作狀態(tài)，可以取代傳統(tǒng)的模擬記錄設(shè)備，滿足大多數(shù)情況下水聲信號的記錄需求。

［1］徐欣，于紅旗等.基于FPGA的嵌入式系統(tǒng)設(shè)計［M］.北京：機(jī)械工業(yè)出版社，2004：60-61.

［2］劉東華.Altera系列FPGA芯片IP核詳解［M］.北京：電子工業(yè)出版社，2014：116-125.

［3］孫航等.Xilinx可編程邏輯器件的高級應(yīng)用與設(shè)計技巧［M］.北京：電子工業(yè)出版社，2004：267-269.

［4］田耘，胡彬等.FPGA開發(fā)指南——DSP、嵌入式與高速傳輸篇［M］.北京：人民郵電出版社，2008：275-276.

［5］彭澄廉，周博等.挑戰(zhàn)SOC——基于NIOS的SOPC設(shè)計與實踐［M］.北京：清華大學(xué)出版社，2004：256.

［6］湯少為.基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn)［D］.成都：電子科技大學(xué)，2007.