黃 巖, 劉金蟾, 孔垂禹, 張賽男

(1. 長春工業(yè)大學(xué) 信息傳播工程學(xué)院 長春 130012； 2. 中國人民解放軍 93361部隊, 沈陽 110000;3. 吉林大學(xué) 大數(shù)據(jù)和網(wǎng)絡(luò)中心, 長春 130012; 4. 吉林財經(jīng)大學(xué) 新聞與傳播學(xué)院, 長春 130117)

0 引 言

數(shù)字圖像處理(DIP: Digital Image Processing)是將圖像信號轉(zhuǎn)換成數(shù)字信號并利用計算機對其進行處理的過程。上世紀(jì)90年代, 人們開始利用計算機處理圖形和圖像信息。早期的圖像處理以人為對象, 以改善人的視覺效果為目的。圖像處理中, 輸入的是質(zhì)量低的圖像, 輸出的是改善質(zhì)量后的圖像, 常用的圖像處理方法有圖像壓縮、 復(fù)原、 增強和編碼等[1]。印刷電路板(PCB: Printed Circuit Board)自動光學(xué)檢查(AOI: Automated Optical Inspection)中, 隨著線路越來越精細(xì), 要求檢測出的缺陷越來越小。若用提高圖像分辨率的方法提升檢測能力, 則不利于提升產(chǎn)能, 因此目前流行使用ContourExtractor2DimageFilter算法[2]。為提高ContourExtractor2DimageFilter算法實現(xiàn)的速度, 實現(xiàn)圖像輪廓提取的實時性, 筆者選擇FPGA(Field-Programmable Gate Array)作為主處理芯片, 應(yīng)用基于Xilinx公司的Spartan-3系列FPGA設(shè)計實現(xiàn)了ContourExtractor2DimageFilter算法。

1 方案及主處理芯片選擇

FPGA是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上發(fā)展的產(chǎn)物, 經(jīng)過多年研究, 已能集成數(shù)字時鐘管理單元(完成分頻/倍頻、 數(shù)字鎖相和延遲功能的DLL和DCM)、 存儲器(Block RAM和Disturbed RAM)、 算術(shù)運算單元(乘法器、 加法器)以及特殊功能模塊(MAC、 微處理器等硬IP核)等更豐富的資源, 與ASIC相比, FPGA設(shè)計簡單方便、 費用低[3]。

系統(tǒng)選取Spartan-3系列XC3S1000-4FG456設(shè)計一個lane的PCIE總線, 兩對差分信號單向傳輸帶寬可達(dá)2.5 Gbit/s。整個板卡由Philips PX1011A PCI Express PHY、 Xilinx Spartan-3 FPGA以及優(yōu)化的Xilinx PCI Express LogiCORE IP核組成。這種功能強大的解決方案包括SERDE Philips PCI Express PHY和物理編碼亞層(PCS: Physical Coding Sublayer), 能提供優(yōu)良的比特速率性能。Philips PHY消耗很小的功率, 具有小形狀系數(shù), 這使它很適合用在PCI Express Card中。

Xilinx Spartan-3 PCI Express解決方案包括一個Xilinx Spartan-3 PCI Express PIPE Endpoint LogiCore。進一步整合了分立的PCIE PHY, 提供了符合PCI Express基礎(chǔ)規(guī)范(PCI Express Base Specification)v1.1的PCIE端點解決方案[4]。

2 系統(tǒng)設(shè)計方案

該系統(tǒng)硬件框圖如圖1所示, 在完成基本功能基礎(chǔ)上, 還擴展了一些接口, 如串口、 AD、 PMC接口等, 可在不同的環(huán)境下實現(xiàn)一些更加復(fù)雜的功能, 充分體現(xiàn)FPGA的靈活性。

圖1 系統(tǒng)結(jié)構(gòu)圖Fig.1 System structure

該系統(tǒng)由如下硬件組成： Xilinx XC3S1000 Spartan-3 FPGA； Philips 2.5 Gbit/s, PCI Express一個lane的PHY芯片； 兩路10 bit-65 MHz AD5102并行采集； Xilinx 8 Mbit Flash下載配置PROM； 50 MHz時鐘和兩個全局時鐘輸入； 4個PMC接口, 與背板或其他采集板相互連接； 兩個JTAG接口 ； 8個LED顯示； 4路開關(guān)； 提供1.2 V、1.8 V、2.5 V和3.3 V供電； 提供與PC相連的電源接口。

3 硬件電路模塊設(shè)計

3.1 Xilinx公司XC3S1000 Spartan-3 FPGA電路設(shè)計

Spartan-3 FPGA包含8個具有各自的VCCO電壓的BANK, 在保持同一BANK的VCCO一致前提下, 用戶可以根據(jù)信號標(biāo)準(zhǔn), 統(tǒng)一信號電壓。系統(tǒng)中PCIE部分的信號采用SSTL2標(biāo)準(zhǔn), 電壓為+2.5 V。PMC擴展信號包括差分信號和普通信號, 差分信號為+2.5 V, VCCO必須連接在+2.5 V上。另外, VCCAUX為+2.5 V, 用于配置電路和數(shù)字時鐘DCMs； 內(nèi)核電壓VCCINT為+1.2 V。Spartan-3 FPGA的管腳資源, 可用管腳達(dá)到333個, 其中差分信號有149對[5]。

3.2 配置電路的設(shè)計

選用XCF08P 8M的并行配置FLASH PROM, 可以選擇Master SelectMAP(并行)模式(見圖2)或Master Serial模式, 其中并行模式加載速度更快。

圖2 Master SelectMAP模式的電路Fig.2 Circuit of Master SelectMAP mode

串行加載PROM, JTAG下載以及并行加載PROM對應(yīng)的模式不同, 其選擇如表1所示。

表1 串行加載PROM與并行加載PROM對應(yīng)的模式比較

3.3 FPGA與PHY芯片的接口設(shè)計

飛利浦PX1011A是一款優(yōu)化的x1 2.5Gbps PCI Express PHY器件。其具有很小的封裝, 可提供卓越的發(fā)射和接收性能, 能與低成本FPGA一起使用。PX1011A可同時服務(wù)于ExpressCard/34、 ExpressCard/54應(yīng)用。PX1011A規(guī)格如表2所示。

表2 PX1011A規(guī)格

PX1011A與FPGA以及PCIE slot的連接如圖3所示。

圖3 PX1011A與FPGA以及PCIE slot的連接圖Fig.3 Connection between PX1011A and FPGA, PCIE slot

PX1011A PCI Express PHY由內(nèi)部物理層譯碼, 并串轉(zhuǎn)換、 串并轉(zhuǎn)換以及I/O信號組成, 這款PCI Express PHY芯片解決了低端的PCI Express協(xié)議和信號。PX1011A在MAC層PHY層的連接是PIPE規(guī)范的集合體, 接收和發(fā)送信號與時鐘同步, FPGA的數(shù)字信號在MAC與PHY的連接參照 PXPIPE 接口。其中包括8位輸入輸出信號, 并配有相應(yīng)的控制信號, 同步時鐘, 8位數(shù)據(jù)信號在PXPIPE上雙向傳輸?shù)乃俾蔬_(dá)到250 MBit/s。PCI Express的link包括一對差分輸入信號和一對差分輸出信號, 單向傳輸達(dá)到2.5 GBit/s。PIPE的接收(RXD)和發(fā)送(TXD)信號必須連接在SSTL2標(biāo)準(zhǔn)的驅(qū)動和接收設(shè)備上, 在PCB布線上也要保證嚴(yán)格的等長, 使信號的擺伏降到最低。

3.4 AD的選型

德州儀器ADS5102是一款具有0 Bit-65 MHz采樣率并帶內(nèi)部電壓參考的模數(shù)轉(zhuǎn)換器, 供電方式為模擬1.8 V。與同類型的ADS5103相比, 它采用差分信號輸入, 從而有效的提高了輸入信號的共模抑制比。其結(jié)構(gòu)框如圖4所示。封裝上ADS5102采用48pin-TQFP(見圖5)。時序上ADS5102操作簡單, 如圖6所示, 輸入采樣時鐘50 MHz, 將使能端置低, 在時鐘下降沿將數(shù)據(jù)讀入。

圖4 ADS5102結(jié)構(gòu)框圖 圖5 ADS5102封裝樣式圖 Fig.4 ADS5102 block diagram Fig.5 ADS5102 package style diagram

圖6 ADS5102時序圖Fig.6 ADS5102 timing diagram

3.5 PMC插槽連接

圖7 PMC系列模塊樣圖Fig.7 PMC series module sample

板卡上共有4個PMC插槽, 接收單端信號、 差分信號、 時鐘、 電平、 地等。根據(jù)用戶需求可以連接更高速的AD/DA數(shù)據(jù)采集背板, 進行信號的互連通道。采用的PMC接口符合國際標(biāo)準(zhǔn), 信號完整性好。

3.6 電源設(shè)計

系統(tǒng)采用+5 V供電, 由Erisson電源模塊提供1.2、1.8、2.5 V和3.3 V電壓(見圖7)。

采用Erisson公司的電源模塊, 輸出電壓為0.75～3.63 V, 電流可以達(dá)到10 A, 驅(qū)動能力強, 完全滿足設(shè)計需要(具體參數(shù)見表3)。

另外, 板上的+5 V供電可以選擇PC的電源接口、 +5 V輸入口、 PCIE slot供電3種之一, 根據(jù)需要使用。

表3 PMC系列模塊性能參數(shù)

4 PCIEIP核設(shè)計

Xilinx針對PX1011A PCI Express PHY芯片設(shè)計了一個PCI Express PIPE Core, 完成PCIE物理層、 鏈接層和傳輸層的各種功能, 給PCIE接口的設(shè)計帶來極大的方便, 筆者采用此IP核完成PCIE接口的設(shè)計[6-11]。

PCI Express PIPE Core內(nèi)部框圖如圖8所示, 按照PCIE協(xié)議的設(shè)計, IP核由物理層、 鏈接層和傳輸層3部分組成, 完成PHY和用戶層的連接。協(xié)議層連接如圖9所示。用戶應(yīng)用程序和PCI Express Core的連接如圖10所示。

圖8 PCI Express PIPE Core內(nèi)部框圖Fig.8 PCI Express PIPE Core internal block diagram

圖9 協(xié)議層連接圖Fig.9 Protocol layer connection diagram

圖10 應(yīng)用程序和PCI Express Core的連接圖Fig.10 Connection diagram of application and PCI Express Core

按照Xilinx提供的開發(fā)方法和其開發(fā)工具, 筆者實現(xiàn)了PCIE接口的設(shè)計。經(jīng)驗證取得很好的效果。

5 結(jié) 語

筆者研究了PCIE總線在嵌入式系統(tǒng)中的應(yīng)用, 通過選取Spartan-3系列XC3S1000-4FG456設(shè)計的lane的PCIE總線, 設(shè)計了電路模塊, 最后基于Xilinx公司的Spartan-3系列FPGA設(shè)計實現(xiàn)了ContourExtractor2DimageFilter算法的硬件部分。有效利用了計算機系統(tǒng)解釋圖像, 實現(xiàn)了類似人類視覺系統(tǒng)理解外部世界, 為圖像壓縮、 通信和計算機輔助設(shè)計等研究方向提供了有益思路。

參考文獻：

[1]張弘. 數(shù)字圖像處理與分析 [M]. 北京： 機械工業(yè)出版社, 2007.

ZHANG Hong. Digital Image Processing and Analysis [M]. Beijing: Mechanical Industry Press, 2007.

[2]孫彪. 亞像素圖像輪廓提取算法研究及硬件實現(xiàn) [M]. 長沙： 國防科技大學(xué)出版社, 2008.

SUN Biao. Research on Subpixel Extraction Algorithm and Hardware Implementation [M]. Changsha: National Defense University Press, 2008.

[3]徐欣, 于紅旗, 盧啟中, 等. 基于PFGA的嵌入式系統(tǒng)設(shè)計 [M]. 北京： 電子工業(yè)出版社, 2004.

XU Xin, YU Hongqi, LU Qizhong, et al. Embedded System Design Based on PFGA [M]. Beijing: Publishing House of Electronics Industry, 2004.

[4]吳建飛. 基于PCI Express總線的數(shù)據(jù)采集設(shè)備實現(xiàn) [J]. 現(xiàn)代電子技術(shù), 2008, 31(20): 110-112.

WU Jianfei. Implementation of Data Acquisition Equipment Based on PCI Express Bus [J]. Modern Electronics, 2008, 31(20): 110-112.

[5]IT C VAN ASSEN, EGMONT-PETERSEN M, REIBER J H C. Accurate Object Localization in Gray Level Images Using the Center of Gravity Measure： Accuracy Versus Precision [J]. IEEE Transactions on Image Processing, 2002, 11(12)： 1379-1384.

[6]ASHRAF ZATARI, GORDON DODDS. Practical Stereo Vision and Nmlti-Laser Scanning in Object Face Detection and Orientation Determination [C]∥IEEE International Conference on Intelligent Robots and Systems. Grenoble, France： IEEE, 1997: 746-751.

[7]徐欣. 淺析計算機教學(xué)與素質(zhì)教育的關(guān)系 [J]. 考試周刊, 2010(25): 162-163.

XU Xin. Analysis of the Relationship between Computer Teaching and Quality Education [J]. Exam Weekly, 2010(25): 162-163.

[8]錢浩. 基于AXI-Stream接口的AES加密模塊設(shè)計與驗證 [J]. 軟件導(dǎo)刊, 2017, 16(1): 154-156.

QIAN Hao. Design and Verification of AES Encryption Module Based on AXI-Stream Interface [J]. Software Guide, 2017, 16(1): 154-156.

[9]KRIS JENSEN, DIMITRIS ANASTASSIOU. Subpixel Edge Localization and the Interpolation of Still Images [J]. IEEE Transon Image Processing, 1995, 4(3)： 285-295.

[10]LUO P F, LIOU S S. Measurement of Curved Surface by Stereo Vision and Error Analysis [J]. Optics & Lasers in Engineering, 1998, 30(6): 471-486.

[11]崔桐, 徐欣. 一種基于語義分析的大數(shù)據(jù)視頻標(biāo)注方法 [J]. 南京航空航天大學(xué)學(xué)報, 2016, 48(5): 677-682.

CUI Tong, XU Xin. Big Data Video Annotation Based on Semantic Analysis[J]. Journal of Nanjing University of Aeronautics & Aeronautics, 2016, 48(5): 677-682.