劉 冰，張睿全，李亞群，王穎，付 平

(1.哈爾濱工業(yè)大學(xué) 自動化測試與控制研究所，黑龍江 哈爾濱 150001；2.北京宇航系統(tǒng)工程研究所，北京 100076)

0 引 言

目前常用的工業(yè)數(shù)據(jù)通信總線包括CAN總線、RS232總線和MILSTD1553B等[1]，此類有纜數(shù)據(jù)通信總線經(jīng)過多年的實(shí)踐應(yīng)用[2-3]，在可靠性、實(shí)時性和安全性設(shè)計方面積累了較好的技術(shù)經(jīng)驗(yàn)。但是在實(shí)際應(yīng)用過程中，傳統(tǒng)的基于有纜方式的數(shù)據(jù)通信總線在線纜布局、快速維護(hù)以及應(yīng)用成本等方面體現(xiàn)出諸多的不足與不便。在受限的空間和頻段范圍內(nèi)，高效且可靠地實(shí)現(xiàn)設(shè)備間的無線數(shù)據(jù)傳輸是現(xiàn)代工業(yè)控制和國防建設(shè)領(lǐng)域關(guān)注的新焦點(diǎn)[4-5]。在此背景下，與現(xiàn)有有線通信設(shè)備能夠形成優(yōu)勢互補(bǔ)的無線透明傳輸模塊組研制成為關(guān)鍵問題。

透明傳輸設(shè)計中[6-8]，上層設(shè)備不需要關(guān)注下層協(xié)議，在整個信息傳輸過程中，不改變傳輸數(shù)據(jù)的內(nèi)容和屬性，有利于實(shí)現(xiàn)與現(xiàn)有的工業(yè)控制模塊無縫銜接。近年來，以ZigBee、Bluetooth、Wi-Fi等短距離無線通信技術(shù)為代表的透明傳輸技術(shù)不斷發(fā)展，但大多基于2.4GHz頻段[9-10]，在受限的空間和頻段條件下易受干擾，且ZigBee等無線方式的傳輸速率也有一定的局限性。UWB作為一種超寬帶無載波通信技術(shù)[11-12]，具有抗干擾性強(qiáng)、傳輸速率高、帶寬大、消耗電能小、發(fā)送功率小等諸多優(yōu)勢，是一種在軍事領(lǐng)域應(yīng)用廣泛的高性能無線通信技術(shù)，適合在受限空間頻段內(nèi)進(jìn)行無線數(shù)據(jù)透明傳輸設(shè)計。

本論文以高效可靠的數(shù)據(jù)無線透明傳輸為目標(biāo)，設(shè)計了一種基于UWB的無線透明傳輸原理樣機(jī)，相比于傳統(tǒng)的有線傳輸模塊，其抗干擾性和傳輸速率能力更強(qiáng)，模塊組采用低功耗DW1000芯片作為UWB信號收發(fā)器[13]，以FPGA為主控芯片實(shí)現(xiàn)無線通信適配器模塊組的接口設(shè)計以及對DW1000芯片的驅(qū)動程序設(shè)計[14]，完成了寬波束小型化微帶天線設(shè)計[15-16]，極大提高了模塊組的可靠性、易維護(hù)性和一體化程度。

圖2 UWB無線透明傳輸模塊系統(tǒng)框架設(shè)計

1 系統(tǒng)框架設(shè)計

如圖1所示，本文設(shè)計的無線透明傳輸模塊組由M模塊和S模塊構(gòu)成。通過S模塊將RS232發(fā)送端的數(shù)據(jù)轉(zhuǎn)換為UWB無線數(shù)據(jù)幀，再通過M模塊接收無線信號，并進(jìn)行數(shù)據(jù)解碼，將獲得的數(shù)據(jù)發(fā)送給RS232接收端。經(jīng)過以上步驟，數(shù)據(jù)通過UWB透明傳輸模塊組成功收發(fā)，完成基于UWB技術(shù)的無線透明數(shù)據(jù)傳輸?shù)脑順訖C(jī)實(shí)驗(yàn)驗(yàn)證。

圖1 WB無線透明傳輸原理樣機(jī)實(shí)驗(yàn)

本設(shè)計的整體系統(tǒng)框架如圖2所示，通過片上可配置的接口邏輯控制模塊，與原有的RS232設(shè)備進(jìn)行連接，模擬原有線傳輸方案的時序邏輯，進(jìn)行緩存數(shù)據(jù)的收發(fā)。傳輸數(shù)據(jù)通過Qsys系統(tǒng)從接口邏輯端掛載到Avalon數(shù)據(jù)總線上，利用NIOS II 軟核對數(shù)據(jù)開展重組和解析處理，并通過SPI總線對UWB無線芯片DW1000進(jìn)行參數(shù)配置，以及控制指令和數(shù)據(jù)幀的交互。最終將數(shù)據(jù)通過射頻芯片的差分信號線輸出至設(shè)計的寬波束小型化微帶天線端。電源轉(zhuǎn)換芯片提供各芯片所需的標(biāo)準(zhǔn)電壓，保障系統(tǒng)正常工作。

綜合考慮性能指標(biāo)和實(shí)際可操作性，選擇DecaWave公司的DW1000芯片作為UWB模塊組的無線收發(fā)端，其支持3.5GHz到6.5GHz的6個工作頻段，無線傳輸速率最高達(dá)到6.8Mbps，并支持1023字節(jié)的大容量數(shù)據(jù)擴(kuò)展幀的傳輸，通過SPI總線與主控機(jī)進(jìn)行通信，滿足設(shè)計要求。綜合考慮邏輯資源，性能參數(shù)、數(shù)據(jù)接口可擴(kuò)展性和安全性等需求，模塊的主控芯片選擇了Altera 公司的MAX10系列M08SCE144I7G的非易失集成性FPGA。

2 系統(tǒng)硬件設(shè)計

本次設(shè)計使用Altium Designer進(jìn)行原理圖和PCB的硬件開發(fā)，以MAX10系列FPGA以及DW1000無線芯片作為核心元件，主要包括FPGA與DW1000芯片的控制電路、無線射頻電路、數(shù)據(jù)節(jié)點(diǎn)及中心程序控制器接口電路以及寬波束小型化微帶天線等。

2.1 RS232接口電路設(shè)計

RS-232是美國電子工業(yè)聯(lián)盟(EIA)制定的串行數(shù)據(jù)通信的接口標(biāo)準(zhǔn)，全稱是EIA-RS-232(簡稱RS232)，被廣泛用于計算機(jī)串行接口外設(shè)連接，其DB9的接口針腳定義如表1所示。

表1 RS232接口定義

圖3 RS232串行接口原理圖設(shè)計

如圖3所示，使用SP3232電平轉(zhuǎn)換芯片將信號轉(zhuǎn)為TTL電平，并將數(shù)據(jù)信號引入FPGA主控芯片進(jìn)行下一步的處理，完成UWB無線傳輸模塊到RS232串口的接口硬件電路設(shè)計。

2.2 FPGA主控電路設(shè)計

如圖4所示，F(xiàn)PGA主控芯片與DW1000通過SPI總線相連，無線射頻模塊工作時所需要的控制信號如使能信號，數(shù)據(jù)收發(fā)格式，工作模式配置等由MAX10系列FPGA提供，并且通過SPI接口與FPGA進(jìn)行數(shù)據(jù)傳輸。FPGA作為整個UWB無線透明傳輸模塊系統(tǒng)的核心控制元件，負(fù)責(zé)完成與無線射頻的時序邏輯，與數(shù)據(jù)節(jié)點(diǎn)和中心程序控制器的讀寫時序邏輯，完成對整個系統(tǒng)的控制，達(dá)到無線數(shù)據(jù)透明傳輸?shù)哪康摹?/p>

圖4 FPGA主控電路設(shè)計

FPGA選擇工業(yè)級的MAX10M08SCEI7G，采用3.3V單電壓供電，減少對外部供電電源的要求，內(nèi)部帶有378Kb的M9K存儲器和1376Kb閃存，能夠滿足大部分應(yīng)用對存儲空間的需求，不需要外部掛載EPCS配置芯片，安全性更高；自帶有2個高精度鎖相環(huán)，支持對時鐘信號的分頻倍頻，同時內(nèi)部支持嵌入NIOS II 軟核處理器，可以方便地將不同的系統(tǒng)模塊連接在一起，增加了系統(tǒng)的可擴(kuò)展性和靈活性。采用50MHz有源晶振提供FPGA全局時鐘CLK，系統(tǒng)內(nèi)存和軟核程序運(yùn)行空間選擇256M的SDRAM芯片HY57V2562GTR。FPGA自身的并行性非常適合進(jìn)行通信設(shè)備高速接口電路設(shè)計和信號處理工作，有利于提升整個UWB無線透明傳輸系統(tǒng)的工作能力。

2.3 無線射頻電路設(shè)計

在受限的空間和頻段范圍內(nèi)進(jìn)行無線數(shù)據(jù)的透明傳輸，且需要保證對空間內(nèi)已有頻段，如常用的2.4 G頻段不產(chǎn)生電磁干擾，保證長時間工作的穩(wěn)定性，因此選擇DW1000芯片進(jìn)行無線射頻信號的產(chǎn)生。DW1000芯片具有在3.5～6.5 GHz的6個工作頻段，基本不與目前常用通信頻段重疊，且發(fā)射功率小，具有良好的隱蔽性和抗截獲性能，非常適合于軍事通信。其帶寬大，可選擇500 M和1000 M兩種模式，傳輸速率速率可配置為110 Kbps，850 Kbps和6.8 Mbps，DW1000芯片還具有低功耗的特性，睡眠模式電流僅為1uA，深度睡眠模式下僅為50nA，可以滿足長時間穩(wěn)定工作的需求。

根據(jù)2008年下半年,信息與工業(yè)化部對我國UWB設(shè)備的預(yù)開放頻段進(jìn)行的公示，頻段包含：4.2～4.8 GHz和6～9 GHz兩種。因此在可用頻段范圍內(nèi)，選擇6.5 GHz作為本次無線傳輸模塊組設(shè)計的中心頻段，以500 M的帶寬和6.8 Mbps的速率進(jìn)行通信。因此，本次無線射頻電路部分的設(shè)計如圖5所示，其中DW1000芯片通過SPI_CLK，SPI_CSn，MOSI，MISO四根信號線與FPGA主控機(jī)進(jìn)行控制信息和數(shù)據(jù)的交互。SPI_CLK由FPGA提供，其外部38.4 MHz晶振用于芯片內(nèi)部產(chǎn)生射頻信號。

圖5 基于DW1000芯片的無線射頻電路設(shè)計

在PCB布局設(shè)計時，射頻線走線盡可能短，避免阻抗不連續(xù)，向DW1000芯片的RF_N和RF_P引腳提供100 Ω 的差分阻抗，使用寬帶平衡-不平衡轉(zhuǎn)換器HHM1595A1將100 Ω 的差分阻抗轉(zhuǎn)換為50 Ω，連接至單端寬波束小型化微帶天線。

綜合以上硬件原理圖電路設(shè)計，經(jīng)過PCB繪制及焊接，最終得到如圖6所示的UWB無線透明傳輸模塊組。

圖6 UWB無線透明傳輸模塊組實(shí)物圖

2.4 寬波束小型化微帶天線設(shè)計

設(shè)計方案采用矩形貼片微帶天線，饋電方式為同軸探針饋電。設(shè)計出在6.5 G中心頻段附近滿足反射系數(shù)小于-10 dB，天線駐波比始終小于2的模塊組天線，天線結(jié)構(gòu)如圖7所示。其駐波比如圖8所示。

圖7 模塊組微帶天線結(jié)構(gòu)設(shè)計

圖8 天線駐波比仿真設(shè)計

并且根據(jù)仿真設(shè)計的天線輻射方向圖，如圖9所示，為兩個相互垂直的平面，由此可看出天線的波束較寬，能夠輻射整個天線上半球，滿足板式微帶天線，至少180度全覆蓋的要求，能夠較好達(dá)到設(shè)計要求。

3 系統(tǒng)固件及程序設(shè)計

系統(tǒng)程序主要完成基于FPGA的固件架構(gòu)設(shè)計、接口部分的數(shù)據(jù)傳輸控制、NIOS軟核對UWB無線芯片初始化和收發(fā)控制以及無線數(shù)據(jù)幀和有線接口數(shù)據(jù)的格式轉(zhuǎn)換，并滿足實(shí)際要求的延時條件，保證UWB無線透明傳輸模塊組的正常工作。本次系統(tǒng)固件及程序設(shè)計基于Qsys片上系統(tǒng)，設(shè)計框圖如圖10所示。

以自定義IP核Avalon_FIFO、SPI模塊以及NIOS II軟核作為程序處理的核心。其中50MHz的系統(tǒng)主時鐘和高低速SPI等模塊所需要的時鐘由片上有源晶振通過FPGA內(nèi)部PLL產(chǎn)生，接口模塊讀寫時序分別由硬件描述語言Verilog編寫邏輯和中心程序控制器提供。

3.1 基于FPGA的固件架構(gòu)設(shè)計

圖9 天線E/H平面增益圖設(shè)計

圖10 基于Qsys的片上固件設(shè)計框圖

透明傳輸設(shè)計即上層設(shè)備不需要關(guān)注下層協(xié)議，只需按照一定的接口時序邏輯，即可在無線透明傳輸模塊組中完成數(shù)據(jù)的收發(fā)工作。在整個信息傳輸過程中，不改變傳輸數(shù)據(jù)的內(nèi)容和屬性，有利于與現(xiàn)有的工業(yè)控制模塊無縫銜接，提升產(chǎn)品應(yīng)用效率，降低設(shè)備改造成本，擴(kuò)大應(yīng)用范圍?；谝陨贤该鱾鬏斔枷耄瑸榱私涌谠O(shè)計的靈活性和高效性，整個系

圖11 系統(tǒng)頂層固件設(shè)計

統(tǒng)基于FPGA硬件進(jìn)行設(shè)計，搭建基于NIOS II軟核的Qsys系統(tǒng)，并掛載所需功能模塊，本次設(shè)計中，Qsys系統(tǒng)內(nèi)的功能模塊可靈活地添加或刪除，極大地提升了模塊組的可擴(kuò)展性。在對應(yīng)的外部傳輸條件改變時，只需要針對地對固件中的某些功能模塊進(jìn)行改動，即可實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)臒o縫銜接，外部設(shè)備無需為配合無線射頻模塊做出程序上的修改，極大簡化了現(xiàn)有設(shè)備對無線數(shù)據(jù)傳輸功能的升級要求，從而實(shí)現(xiàn)基于UWB技術(shù)的數(shù)據(jù)透明傳輸。

其中，以UWB無線透傳發(fā)送模塊S的頂層固件架構(gòu)設(shè)計為例，如圖11所示。包含接口邏輯模塊和片上Qsys系統(tǒng)以及對DW1000無線芯片及外圍電路的控制管腳。UWB無線透傳接收模塊M的接口邏輯部分有修改，頂層設(shè)計與S模塊設(shè)計思想一致，在此不再贅述。

3.2 無線通信適配器模塊組的接口設(shè)計

UWB透明傳輸模塊組的接口設(shè)計與RS232串口的接口時序一致，本次設(shè)計使用了RS232通信中常用的配置，即八個數(shù)據(jù)位、無奇偶校驗(yàn)位以及一個停止位。如圖12所示，按照一個完整的字節(jié)包括一位起始位、8位數(shù)據(jù)位、一位停止位。發(fā)送模塊需要十一個波特率時鐘脈沖完成一組數(shù)據(jù)的發(fā)送，RS232接收端則在每一位數(shù)據(jù)的中間點(diǎn)進(jìn)行采樣，接口接收和發(fā)送模塊設(shè)計如圖13所示，波特率可配置，配合相應(yīng)的數(shù)據(jù)輸入輸出的控制模塊，實(shí)現(xiàn)了與RS232設(shè)備的數(shù)據(jù)收發(fā)功能。

圖12 RS232接口數(shù)據(jù)發(fā)送時序邏輯

圖13 RS232接口模塊設(shè)計

3.3 DW1000無線芯片控制程序設(shè)計

DW1000作為DecaWave公司推出的一款基于UWB信號的無線芯片，其與外部主控芯片的交互通過SPI協(xié)議進(jìn)行。在FPGA上采用NIOS II軟核進(jìn)行芯片發(fā)送接收程序的設(shè)計更符合順序執(zhí)行程序的開發(fā)習(xí)慣，為原理樣機(jī)的開發(fā)節(jié)約時間成本。

無線透明傳輸模塊組具備對接收數(shù)據(jù)進(jìn)行解析及重組數(shù)據(jù)包的能力，解析重組后緩存，等待中心程序器的讀取，并且無線發(fā)送模塊S到無線接收模塊M之間無線數(shù)據(jù)傳輸含幀計數(shù)標(biāo)志，經(jīng)判斷丟包或誤碼后，能夠進(jìn)行至少三次重傳，直至正確，根據(jù)以上設(shè)計思路進(jìn)行了DW1000無線芯片控制程序的開發(fā)，調(diào)用芯片的底層驅(qū)動函數(shù)，并針對芯片寄存器進(jìn)行了相應(yīng)操作完成了功能設(shè)計。并編寫針對FPGA和DW1000通信的SPI驅(qū)動，實(shí)現(xiàn)了NIOS II軟核對無線射頻模塊的控制。其接收和發(fā)送的簡要流程設(shè)計如圖14所示。

3.4 無線數(shù)據(jù)幀處理程序設(shè)計

針對具備頻段內(nèi)信道編碼能力，信道帶寬不低于20 MHz，要求抗干擾能力強(qiáng)、信號頻譜利用率高，并且盡可能增強(qiáng)設(shè)備糾錯能力，減少受限的空間內(nèi)復(fù)雜電磁環(huán)境對無線鏈路的干擾影響的需求。對UWB無線數(shù)據(jù)楨進(jìn)行了相應(yīng)處理，其中IEEE 802.15.4-2011 UWB標(biāo)準(zhǔn)楨最高可承載127字節(jié)的有效負(fù)載，通過PHR_MODE的選擇位使能DW1000支持非標(biāo)準(zhǔn)操作模式，擴(kuò)展楨長度位1023字節(jié)，提升單次傳輸?shù)男省?/p>

圖14 無線傳輸發(fā)送和接收端簡要流程設(shè)計

其中，根據(jù)DW1000提供的數(shù)據(jù)手冊，無線數(shù)據(jù)幀格式如圖15所示，其中，前導(dǎo)碼(Preamble)和SFD(楨起始標(biāo)志符)共同組成楨同步頭(SHR)，后面緊跟著物理層幀頭(PHR)和有效數(shù)據(jù)負(fù)載。因此在將數(shù)據(jù)寫入和讀出芯片時應(yīng)將數(shù)據(jù)按標(biāo)準(zhǔn)格式進(jìn)行重組和解析，完成有效數(shù)據(jù)的提取，成功實(shí)現(xiàn)無線數(shù)據(jù)幀與RS232有線數(shù)據(jù)格式的轉(zhuǎn)化。

圖15 UWB無線數(shù)據(jù)楨格式

4 實(shí)驗(yàn)測試

將Quartus固件工程文件.sof文件，Eclipse生成的.elf文件燒寫入FPGA中，進(jìn)行無線通信的功能調(diào)試。在實(shí)驗(yàn)室條件下，制作了兩塊測試板用來RS232接收和發(fā)送端的功能，將其連接至UWB透明傳輸模塊，驗(yàn)證無線透明傳輸模塊的接口功能。經(jīng)過如圖16的實(shí)驗(yàn)測試，使用串口助手觀察到RS232發(fā)送端發(fā)送的數(shù)據(jù)經(jīng)過UWB無線模塊傳輸后，在接收端成功接收，且數(shù)據(jù)與發(fā)送端一致，成功實(shí)現(xiàn)了無線透明傳輸功能。

圖16 無線透明傳輸驗(yàn)證實(shí)驗(yàn)

如表2所示，UWB透傳模塊成功實(shí)現(xiàn)了RS232接口的無線傳輸功能，本次實(shí)驗(yàn)基于DW1000信道5進(jìn)行測試，即中心頻段為6.5 GHz，帶寬為500 M，傳輸速率設(shè)定為6.8 Mbps，在實(shí)驗(yàn)室環(huán)境下進(jìn)行了初步的距離測試，約為40 m，遠(yuǎn)超受限空間內(nèi)10 m左右的距離要求，對本次無線傳輸?shù)陌l(fā)送端和接收端的數(shù)據(jù)幀進(jìn)行分析對比，結(jié)果表明，本次無線傳輸?shù)臄?shù)據(jù)一致，未發(fā)生數(shù)據(jù)誤碼。證明了UWB無線透明傳輸模塊組原理樣機(jī)設(shè)計的正確性和可行性。

表2 UWB無線透明傳輸模塊組功能測試

在上述實(shí)驗(yàn)基礎(chǔ)上，針對DW1000芯片在發(fā)送端和接收端的實(shí)際功耗和理論功耗進(jìn)行了測試，測試結(jié)果如表3、4所示。結(jié)果表明，在本次設(shè)計中DW1000芯片的實(shí)際功耗與芯片手冊中的理論值相比略有提升，原因應(yīng)該是電源轉(zhuǎn)換芯片效率的問題導(dǎo)致實(shí)際功耗略微增加。

表3 DW1000芯片發(fā)送端功耗測試

此外，本文還針對設(shè)計的模塊組進(jìn)行了整體功能正常運(yùn)行后的實(shí)際功耗測試，測試結(jié)果如表5所

表4 DW1000芯片接收端功耗測試

示。結(jié)果表明，無線傳輸模塊組原理樣機(jī)實(shí)際功耗較低，滿足常見低功耗場景需求，具有較好的應(yīng)用前景。

表5 無線傳輸模塊組實(shí)際功耗

5 結(jié) 語

本文設(shè)計了一種基于UWB的無線透明傳輸模塊組原理樣機(jī)，以FPGA為主控芯片實(shí)現(xiàn)了無線通信適配器模塊組的接口設(shè)計以及DW1000芯片的驅(qū)動程序設(shè)計，完成了寬波束小型化微帶天線設(shè)計。在上述設(shè)計基礎(chǔ)上，實(shí)現(xiàn)了基于UWB技術(shù)的無線透明傳輸功能，設(shè)計的頻段，速率和距離指標(biāo)均符合需求。最后通過實(shí)驗(yàn)對發(fā)送端和接收端傳輸數(shù)據(jù)進(jìn)行了對比，驗(yàn)證了透明傳輸模塊的硬件和軟件程序設(shè)計的可行性 。本文的研究成果豐富了無線透明傳輸技術(shù)的技術(shù)手段，提供了一種抗干擾性強(qiáng)、傳輸速率高、帶寬高的無線透明傳輸模塊組設(shè)計方法。