高 暢，李 彤，李 泉，王鐵鋼，范其香，倪曉昌

（1.天津職業(yè)技術師范大學電子工程學院，天津 300222；2.天津職業(yè)技術師范大學機械工程學院，天津 300222）

憶阻器是一個具有記憶功能的納米級器件[1]，它自問世以來就被應用于許多領域，如超高熱度的人工智能、神經網絡系統(tǒng)、存儲器等，但是基于憶阻器對神經突觸模擬的研究較少，特別是在神經網路電路的仿真及硬件的實現方面，因此關于憶阻器對神經突觸的模擬是科學家們向往的研究方向[2-3]。在生物學中，神經系統(tǒng)具有高效敏捷的處理能力，這是源于突觸在神經元之間進行信息傳遞的作用[4]。憶阻器是與神經突觸非常接近的仿生器件，憶阻器的摻雜層相當于突觸前膜，不完全摻雜層相當于突觸后膜，中間的交換層可以視為突觸間隙。當憶阻器的外加電壓變化時，產生的磁場會使摻雜層的氧離子發(fā)生移動，導致摻雜層與不完全摻雜層所含的氧空位的數量發(fā)生變化，從而使憶阻器的電阻隨之變化。在神經網絡系統(tǒng)中，若神經元受到刺激，神經遞質會傳遞給與其相連的后一個神經元，導致后一個神經元的狀態(tài)發(fā)生改變；若斷電憶阻器的阻值仍保持不變，神經遞質最后也會保留下來[5-6]。過去模擬一個神經突觸的功能需使用多個電容和晶體管來實現，現在僅需使用一個憶阻器就可以進行神經突觸的模擬。憶阻器的出現不僅減少了功耗，降低了成本，優(yōu)化了電路的設計，同時還提高了實驗效果[7]。

近幾年，各研究團隊根據憶阻器的特點建立各種模型，并根據模型建立相應的神經網絡電路，如2017年，西南大學的馮廣[8]對于憶阻值漂移現象提出了利用雙極性脈沖的對稱性減少憶阻器因離子漂移產生的誤差。2018年，東北師范大學的林亞[9]提出了一種基于肖特基勢壘寬度調節(jié)的憶阻模型，通過調節(jié)耗盡層區(qū)的寬度，從而能夠連續(xù)地調節(jié)憶阻器的阻值。但是，目前關于利用憶阻器實物構建電路的報道還很少。本文建立憶阻器的SPICE 模型，將其與其他器件連接，構建突觸電路并進行仿真，利用NiO 憶阻器實物進行硬件電路的連接并驗證突觸電路的特性。

1 憶阻器模型的建立及NiO憶阻器的制備

1.1 電路模型的建立及在PSPICE中的描述

二氧化鈦雙層憶阻器模型是由惠普公司研發(fā)的，摻雜層是摻雜氧空位的二氧化鈦層，即缺氧二氧化鈦層，電阻較小為RON；不完全摻雜層是無缺氧二氧化鈦層，電阻較大為ROFF。摻雜層的線性長度用W 表示，憶阻器的長度用D 表示。憶阻器兩端電壓計算公式為：

憶阻器的SPICE 模型原理圖如圖1所示。

圖1 憶阻器SPICE 模型原理圖

圖1中涉及的電壓源均由電壓控制，電流源均由電流控制。電阻Rser 相當于式（1）中的RON，阻值為10 Ω，因阻值較小所以在串聯電路中可以忽略不計；電阻 Rstep 相當于式（1）中的 ROFF，阻值為 1 kΩ，電流源Fcopy 為憶阻器的電流，流經電阻Rstep 后可以得到Rstep 兩端的電壓，該電壓作為輸入端對電壓源Eres 進行反饋，這樣阻值固定的ROFF與一個可控電壓源串聯，則能得到一個阻值可以由外部電壓控制的電阻，電阻Rstep兩端電壓為：

電阻Rsp 阻值無限大，這里采用1 000 MΩ 的電阻，因中間連接的電阻Rser 阻值很小，電流源Fcopy與電流源Gmem 上的電流值幾乎相同；電容Cmem 與電流源Gmem 連接組成一個積分器，對該電流進行積分可得電容Cmem 兩端的電壓值[10-11]，電壓源Ecopy也表示該電壓，作為電壓源Eres 的另一個輸入端，由此構建的模型使SPICE 的仿真更加穩(wěn)定。

采用PSPICE 語言對憶阻器的物理模型進行描述，憶阻器作為一種新型器件，作為子電路連接于電路中，定義為＜.SUBCKT 子電路名 節(jié)點 N1 N2 N3...＞[12-16]。憶阻器電路構建程序如下：

.SUBCKT memristor1 1 2 6

Eres 1 9 POLY（2）（8，0）（10，0）0 0 0 0 1

Vsense 9 4 DC 0

Fcopy 0 8 Vsense 1

Rstep 8 0 1K

Rser 2 4 10

Gmem 6 0 VALUE={I（Vsense）*max（v（6，0）*（1-v（6，0）），0）}

Cmem 6 0 50nF

Ecpy 10 0 VALUE={min（max（v（6，0），0），1）}

Rsp 6 0 1000Meg

.ENDS

在PSPICE 軟件中對其進行仿真，得到憶阻器電流與電壓之間的關系滯回曲線如圖2所示。

圖2 滯回曲線

1.2 NiO憶阻器的制備

在實驗室中，利用磁控濺射方法在Si 襯底上制備NiO 憶阻器薄膜，濺射功率為150 W，工作氣壓為2 Pa，沉積時間為1 h，然后在400 ℃條件下退火30 min，得到NiO 憶阻器實物。實驗發(fā)現該電阻呈現出電阻隨著電壓變化也發(fā)生變化，得到了典型的帶有回環(huán)的V-I特性曲線，即為憶阻器實物。NiO 薄膜電學特性曲線如圖3所示。

圖3 NiO薄膜電學特性曲線

2 憶阻器的神經突觸的建立及仿真

2.1 憶阻器的神經突觸的建立

1983年，Henry Markram 提出突觸可塑性STDP 規(guī)則，即脈沖時間依賴可塑性規(guī)則[17-19]。他指出，神經突觸興奮或抑制強度取決于前后神經元被激勵的先后順序。若前神經元先活動，后神經元接收到前神經元傳來的信號后再活動，則會增加前后兩神經元之間的銜接水平，稱為長時程增強（LTP）效應；若后神經元首先產生活動然后再從前神經元那里接收信號，這將削弱前后兩神經元之間的銜接水平，稱為長時程抑制（LTD）效應。憶阻器、外圍電路和突觸權重調整模塊組合的突觸裝置如圖4所示[20-21]。

圖4 突觸裝置

最初的SD 和SP 均為低電平，狀態(tài)節(jié)點SD 經過非門I3 變?yōu)楦唠娖?，當突觸前神經元信號PRE 先輸入權值增強電路時，與非門I4 輸出低電平，與之相連的晶體管MP1 導通，電壓V2 對電容C1 充電使其上升為高電平，因此只要有脈沖輸入就會一直保持高電平，與電容C1 相連的狀態(tài)節(jié)點SP 也上升為高電平。在權值抑制電路中高電平的SP 經過非門I7 變?yōu)榈碗娖剑耘c非門I8 必定輸出高電平，晶體管MP2斷開，突觸權值抑制電路不工作。當停止PRE 脈沖信號的輸入時，電容C1 最先放電，經過2 個晶體管MN2 和MN1。放電過程中突觸后神經元信號POST到達電路，晶體管MN3 導通，使電容C1 通過晶體管MN3 對電容C2 進行充電，電容C1 與電容C2 迅速變?yōu)橄嗤碾妷骸ｋ娐分械姆聪嗥鱅1 和I2 均有一定的翻轉電壓，在此充電過程中，當電容C2 上的電壓比反相器I1 的翻轉電壓高時，反相器I2 則會輸出高電平。當停止POST 脈沖信號的輸入時，晶體管MN3 斷開，電容C1 則停止對電容C2 充電，電容C2 上的電壓逐漸降低，當電容C2 上的電壓比反相器I1 翻轉電壓低時，反相器I2 則會輸出低電平，經過一系列的過程，輸出端則會輸出相應寬度的LTP 脈沖。

當突觸后神經元信號POST 先輸入權值抑制電路時，與非門I8 輸出低電平，與之相連的晶體管MP2 導通，電壓V3 對電容C3 充電使其上升為高電平，因此只要有脈沖輸入就一直保持高電平，與電容C1 相連的狀態(tài)節(jié)點SD 也上升為高電平。在權值增強電路中高電平的SD 經過非門I3 變?yōu)榈碗娖?，所以與非門I4必定輸出高電平，晶體管MP1 斷開，突觸權值增強，電路不工作。當停止POST 脈沖信號的輸入時，電容C3最先放電，經過2 個晶體管MN4 和MN5。放電過程中突觸后神經元信號PRE 到達電路，晶體管MN6 導通，使電容C3 經過晶體管MN6 對電容C4 進行充電，電容C3 與電容C4 迅速變?yōu)橄嗤碾妷?。電路中的反相器I1 和I2 都有一定的翻轉電壓，充電過程中，當電容C4 上的電壓比反相器I5 的翻轉電壓高時，反相器I6就會輸出高電平。當停止PRE 脈沖信號的輸入時，晶體管MN6 斷開，電容C3 則停止對電容C4 的充電，電容C4 上的電壓逐漸降低，當電容C4 上的電壓比反相器I5 的翻轉電壓還低時，反相器I6 則會輸出低電平，經過這一系列的過程，輸出端則會輸出相應寬度的LTD 脈沖。

權值增強電路和權值抑制電路不能同時進行操作，因為SD 和SP 這2 個狀態(tài)節(jié)點會通過電壓狀態(tài)來控制電路。如果PRE 信號先輸入，權值增強電路工作，高電平的SP 使權值抑制電路不工作，最終輸出LTP信號；如果POST 信號先輸入，權值抑制電路工作，高電平的SD 使權值增強電路不工作，最終輸出LTD 信號。在LTP 和LTD 電路中，一個周期分為9 個時間段，電壓V1～V9 對應周期T1～T9，且電路中的電壓源V4、V5 的電壓在各個時間段的變化是相同的。對于V4和V5的設定值如表1所示，其中LTP 前神經元刺激信號V4 的周期用（a）表示，后神經元刺激信號V5 的周期用（b）表示；LTD 后神經元刺激信號V5 的周期用（c）表示，前神經元刺激信號V4 的周期用（d）表示。

表1 V4和V5的設定值

2.2 基于憶阻器的神經突觸的仿真

突觸權值調整電路在不同PRE 和POST 信號間隔下的仿真如圖5所示。

圖5 突觸權值調整電路在不同PRE 和POST 信號間隔下的仿真

在 LTP 和 LTD 電路中，LTP 輸入電壓為 V（LTP input），LTD 輸入電壓為 V（LTD input），SP 點電壓為V（SP），SD 點電壓為 V（SD），LTP 輸出電壓為 V（LTP output），LTD 輸出電壓為 V（LTD output）。從圖5可知，仿真分為4 個時間段，在前2 個時間段中，第1 個是PRE 信號先到達，POST 信號間隔1 ms 后到達，節(jié)點SP 迅速上升為高電平，使得權值抑制電路不工作，權值增強電路產生12 ms 的LTP 脈沖；第2 個是PRE 信號到達，POST 信號間隔15 ms 到達，節(jié)點SP 又升為高電平，權值抑制電路仍不工作，權值增強電路產生11 ms 的LTP 脈沖。在后2 個時間段中，當第1 個POST 信號先到達，PRE 信號間隔1 ms 后到達，節(jié)點SD 迅速上升為高電平，使得權值增強電路不工作，權值抑制電路產生11 ms 的LTD 脈沖；第2 個POST 信號到達，PRE 信號間隔15 ms 后到達，節(jié)點SD 又升為高電平，權值增強電路仍不工作，權值抑制電路產生11 ms 的 LTD 脈沖。

3 神經突觸硬件電路的實現

結合仿真電路及實驗室制備NiO 憶阻器實物，搭建模擬神經突觸實際電路，實際電路連接如圖6所示。硬件主要有P 溝道場效應管、N 溝道場效應管、2 個74LS00與非門和4 個74LS04 反相器。電路板I 為長時程增強電路和長時程抑制電路，電路板II 用于連接憶阻器的外圍電路，電路板III 為實驗室制備的NiO 憶阻器。采用0.01 pF 的貼片電容，借助連接板連接到電路中。

圖6 實際電路連接

在對電路板進行調試時，主要用到信號發(fā)生器、示波器和直流穩(wěn)壓電源。直流穩(wěn)壓電源分別設置為1 Vdc、5 Vdc、2.5 Vdc 和 0.1 Vdc。在進行周期脈沖激勵信號波形的調試時，首先要對信號發(fā)生器的通道進行相應的設置：CH1 通道和CH2 通道都選擇矩形波，周期設置為20 ms，占空比設置為0.048 82%，分別對應示波器的黃色和藍色脈沖波形。然后對LTP 電路的輸出點out1 進行測試，長時程增強模塊LTP 輸出波形如圖7所示。

圖7 長時程增強模塊LTP 輸出波形

示波器中out1 點輸出波形與仿真過程中LTP 電路中out1 點輸出波形（圖5）大致相同。當前神經元收到激勵信號產生活動時，導致長時程增強電路（LTP）工作，長時程抑制電路（LTD）不工作，SP 點產生放電效果，out1 輸出端口產生相應波形。由于2 個模塊為互補關系，一個工作，另一個則不工作，所以產生的波形相同，只是波形對應的周期不同。

通過上述仿真實驗和硬件電路設計及實驗結果可以看出，憶阻器可以很好地進行神經突觸的模擬，結構簡單的納米級憶阻器與傳統(tǒng)的CMOS 相比，減少了很多功耗，使電路更加簡單。

4 結 語

本文基于物理公式，編寫了電路描述程序，并繪制了憶阻器的SPICE 模型原理圖。利用PSPICE 軟件對憶阻器進行建模，并對電路進行仿真，驗證LTP、LTD 模塊在前后神經元激勵順序不同以及間隔時間不一的作用下，電容的充放電效果和LTP、LTD 模塊的輸出情況。仿真結果表明：該方法不僅解決了硬件繁瑣、電路復雜的問題，還優(yōu)化了電路的設計，使神經突觸電路的仿真結果更加精準。同時，使神經網絡的模式識別和關聯存儲等方面的優(yōu)勢更好地顯現出來。