牛紅濤　黃建瓊　張志峰　王巍　馬軻瀛

摘? 要： 時(shí)間頻率技術(shù)已廣泛應(yīng)用于通信、儀表和自動(dòng)控制系統(tǒng)等眾多領(lǐng)域，為了改進(jìn)低頻方波信號(hào)的掃頻時(shí)間檢測(cè)技術(shù)，提出一種新的基于FPGA電路的掃頻時(shí)間檢測(cè)技術(shù)。詳細(xì)介紹掃頻時(shí)間檢測(cè)裝置的檢測(cè)系統(tǒng)原理，并對(duì)掃頻時(shí)間檢測(cè)算法進(jìn)行理論分析。設(shè)計(jì)基于FPGA控制芯片的掃頻時(shí)間檢測(cè)電路，實(shí)現(xiàn)低頻掃頻時(shí)間參數(shù)的自動(dòng)檢測(cè)功能。通過(guò)與高性能示波器測(cè)量方法得到的結(jié)果進(jìn)行比較和分析，結(jié)果顯示，該文提出的方法檢測(cè)效率遠(yuǎn)遠(yuǎn)高于高性能示波器測(cè)量方法，且具有測(cè)量穩(wěn)定及測(cè)量精度高的優(yōu)點(diǎn)。在制動(dòng)時(shí)間、轉(zhuǎn)速、車速以及瞬時(shí)速度等參數(shù)的檢測(cè)校準(zhǔn)領(lǐng)域有重要的應(yīng)用價(jià)值。

關(guān)鍵詞： 掃頻時(shí)間檢測(cè); 檢測(cè)裝置; 檢測(cè)電路設(shè)計(jì); 軟件設(shè)計(jì); 參數(shù)檢測(cè); 結(jié)果分析

中圖分類號(hào)： TN98?34; TH71? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A? ? ? ? ? ? ? ? ? ? ? 文章編號(hào)： 1004?373X（2020）20?0014?04

A frequency sweep time detection technology based on FPGA circuit

NIU Hongtao， HUANG Jianqiong， ZHANG Zhifeng， WANG Wei， MA Keying

（National Institute of Measurement and Testing Technology， Chengdu 610021， China）

Abstract： The time frequency technology has been widely used in many fields such as communication， instrument， automatic control system， etc. A new frequency sweep time detection technology based on FPGA circuit is proposed to improve the frequency sweep time detection technology for low?frequency square signal. The principle of the detection system for frequency sweep time detection device is introduced in detail， and the frequency sweep time detection algorithm is analyzed theoretically. The frequency sweep time detection circuit based on the FPGA control chip is designed， so that the automatic detection function of the low?frequency sweep time parameter is realized. The results obtained by the measuring method of high?performance oscilloscope and the results obtained from the proposed method are compared and analyzed. The results show that the detection efficiency of the proposed method is much higher than that of the high?performance oscilloscope measurement method. It has the advantages of high measurement stability and high measurement accuracy， and has important application values in the detection and calibration fields of parameters such as braking time， rotational speed， vehicle speed and instantaneous speed.

Keywords： frequency sweep time detection; detection device; detection circuit design; software design; parameter detection; result analysis

0? 引? 言

隨著國(guó)民經(jīng)濟(jì)的高速發(fā)展，時(shí)間頻率相關(guān)技術(shù)已廣泛應(yīng)用于通信、儀表和自動(dòng)控制系統(tǒng)等眾多領(lǐng)域，與生產(chǎn)生活密切相關(guān)，在民用、工業(yè)、軍事、航空航天等多個(gè)領(lǐng)域發(fā)揮著重要作用。在電子儀表及工業(yè)領(lǐng)域，變頻信號(hào)的使用十分常見(jiàn)，如正弦波信號(hào)和方波信號(hào)等。這種周期信號(hào)可以作為基準(zhǔn)信號(hào)廣泛應(yīng)用于轉(zhuǎn)速測(cè)量、距離測(cè)量、通信系統(tǒng)或與時(shí)間頻率相關(guān)的電路設(shè)計(jì)。用于產(chǎn)生變頻信號(hào)的儀器有掃頻信號(hào)發(fā)生器和函數(shù)信號(hào)發(fā)生器等裝置，這些裝置產(chǎn)生的信號(hào)幅度恒定，頻率可在限定范圍內(nèi)做線性變化，對(duì)于研究轉(zhuǎn)速、加速度、時(shí)基穩(wěn)定度等參數(shù)的檢測(cè)校準(zhǔn)技術(shù)有重要意義。目前國(guó)內(nèi)學(xué)者對(duì)掃頻信號(hào)發(fā)生器開(kāi)展了相關(guān)研究，已通過(guò)應(yīng)用FPGA控制技術(shù)實(shí)現(xiàn)了掃頻信號(hào)的輸出[1?4]功能。此外，在汽車檢測(cè)或電機(jī)檢測(cè)領(lǐng)域，變頻信號(hào)與轉(zhuǎn)速密切相關(guān)，對(duì)瞬時(shí)速度、轉(zhuǎn)速等參數(shù)的檢測(cè)往往需要通過(guò)傳感器將被測(cè)信號(hào)轉(zhuǎn)換成方波信號(hào)進(jìn)行檢測(cè)，而信號(hào)頻率變化之間的時(shí)間間隔，即掃頻時(shí)間，則反應(yīng)了汽車、發(fā)動(dòng)機(jī)或電機(jī)的加速或減速性能。目前，已有許多學(xué)者開(kāi)展了汽車性能檢測(cè)技術(shù)研究，這些研究主要是關(guān)于汽車底盤測(cè)功機(jī)檢測(cè)技術(shù)[5?8]。也有學(xué)者開(kāi)展掃頻時(shí)間檢測(cè)技術(shù)研究，尤其是在汽車性能檢測(cè)領(lǐng)域[9?10]。雖然國(guó)內(nèi)開(kāi)展了大量關(guān)于掃頻信號(hào)發(fā)生器、汽車底盤測(cè)功機(jī)的研究，可是關(guān)于掃頻時(shí)間檢測(cè)技術(shù)的研究還較少，由于變頻信號(hào)應(yīng)用廣泛，開(kāi)展掃頻時(shí)間檢測(cè)技術(shù)研究具有重要的應(yīng)用價(jià)值。

針對(duì)這一情況，本文開(kāi)展了關(guān)于低頻方波信號(hào)的掃頻時(shí)間檢測(cè)技術(shù)研究，提出了一種新的基于FPGA電路的掃頻時(shí)間檢測(cè)技術(shù)。通過(guò)應(yīng)用提出的掃頻時(shí)間檢測(cè)算法以及利用FPGA并行數(shù)據(jù)處理的優(yōu)勢(shì)，能夠?qū)崿F(xiàn)低頻掃頻時(shí)間參數(shù)的自動(dòng)檢測(cè)，其檢測(cè)效率遠(yuǎn)遠(yuǎn)高于高性能示波器測(cè)量方法，具有測(cè)量穩(wěn)定及測(cè)量精度高的優(yōu)點(diǎn)。在制動(dòng)時(shí)間、轉(zhuǎn)速、車速以及瞬時(shí)速度等參數(shù)的檢測(cè)校準(zhǔn)領(lǐng)域有重要的應(yīng)用價(jià)值。

1? 掃頻時(shí)間檢測(cè)裝置設(shè)計(jì)

由于FPGA電路可以實(shí)現(xiàn)精密時(shí)間間隔的測(cè)量[11?12]，為了實(shí)現(xiàn)變頻信號(hào)之間的時(shí)間間隔檢測(cè)，本文設(shè)計(jì)了一種基于FPGA電路的掃頻時(shí)間檢測(cè)裝置，該裝置應(yīng)用信號(hào)濾波技術(shù)提高檢測(cè)電路抗噪聲能力，應(yīng)用100 MHz的時(shí)鐘頻率進(jìn)行掃頻時(shí)間參數(shù)的測(cè)量，可以提高時(shí)間參數(shù)測(cè)量的精度，實(shí)現(xiàn)低頻掃頻時(shí)間參數(shù)的自動(dòng)檢測(cè)。

1.1? 檢測(cè)系統(tǒng)原理

掃頻時(shí)間檢測(cè)裝置的系統(tǒng)原理如圖1所示。

被測(cè)儀器或光電編碼器產(chǎn)生的變頻信號(hào)經(jīng)過(guò)同軸信號(hào)線與掃頻時(shí)間檢測(cè)裝置相連接，掃頻時(shí)間檢測(cè)裝置通過(guò)阻抗匹配模塊將被測(cè)方波掃頻信號(hào)的電壓轉(zhuǎn)換至FPGA測(cè)量控制電路許可的電壓范圍5 V以內(nèi)，由FPGA測(cè)量控制電路采用掃頻時(shí)間檢測(cè)算法實(shí)時(shí)對(duì)掃頻信號(hào)進(jìn)行處理和計(jì)算。設(shè)被測(cè)信號(hào)的頻率從高到低變化，當(dāng)被測(cè)信號(hào)的瞬時(shí)頻率小于等于設(shè)定的頻率起始點(diǎn)的數(shù)值時(shí)開(kāi)始計(jì)時(shí)，當(dāng)被測(cè)信號(hào)的瞬時(shí)頻率小于設(shè)定的頻率終止點(diǎn)的數(shù)值時(shí)結(jié)束計(jì)時(shí)，從而可以計(jì)算出掃頻信號(hào)從高頻變化到低頻所經(jīng)歷的時(shí)間間隔，即掃頻時(shí)間。

圖1中FPGA測(cè)量控制電路是由PLL時(shí)鐘產(chǎn)生模塊、瞬時(shí)頻率及時(shí)間間隔檢測(cè)模塊、十六進(jìn)制轉(zhuǎn)十進(jìn)制模塊以及串口發(fā)送模塊構(gòu)成，如圖2所示。系統(tǒng)采用外部50 MHz晶振驅(qū)動(dòng)PLL時(shí)鐘產(chǎn)生模塊，而PLL時(shí)鐘產(chǎn)生模塊為FPGA測(cè)量控制電路提供5 MHz，50 MHz和100 MHz共3種工作時(shí)鐘。瞬時(shí)頻率及時(shí)間間隔檢測(cè)模塊采用100 MHz工作時(shí)鐘對(duì)被測(cè)方波信號(hào)進(jìn)行實(shí)時(shí)頻率檢測(cè)，采用掃頻時(shí)間檢測(cè)算法對(duì)每一個(gè)連續(xù)的方波信號(hào)的上升邊沿進(jìn)行實(shí)時(shí)分析，如果被測(cè)信號(hào)頻率達(dá)到設(shè)置的起始頻率則啟動(dòng)計(jì)數(shù)器進(jìn)行計(jì)時(shí)，當(dāng)被測(cè)信號(hào)的瞬時(shí)頻率達(dá)到設(shè)置的終止頻率則停止計(jì)時(shí)，從而可以得到起始頻率和終止頻率之間的精確的時(shí)間間隔，實(shí)現(xiàn)對(duì)變頻信號(hào)進(jìn)行自動(dòng)掃頻時(shí)間檢測(cè)功能。由于FPGA測(cè)量電路采用100 MHz時(shí)鐘對(duì)被測(cè)信號(hào)進(jìn)行實(shí)時(shí)分析計(jì)算，每隔10 ns對(duì)信號(hào)進(jìn)行一次邊沿檢測(cè)，提高測(cè)量系統(tǒng)的精度。由于FPGA測(cè)量電路測(cè)量掃頻時(shí)間間隔的計(jì)數(shù)器采用48位的二進(jìn)制計(jì)數(shù)器，為了便于輸出顯示還需要將數(shù)據(jù)轉(zhuǎn)換為十進(jìn)制數(shù)據(jù)，系統(tǒng)設(shè)計(jì)了十六進(jìn)制轉(zhuǎn)十進(jìn)制模塊實(shí)現(xiàn)進(jìn)制之間的轉(zhuǎn)換功能，由于數(shù)據(jù)進(jìn)制轉(zhuǎn)換過(guò)程中耗時(shí)較多，需要較低的時(shí)鐘頻率。因此采用PLL提供的5 MHz時(shí)鐘驅(qū)動(dòng)。最后通過(guò)串口發(fā)送模塊將轉(zhuǎn)換后的十進(jìn)制數(shù)據(jù)發(fā)送到上位機(jī)進(jìn)行顯示和分析。串口發(fā)送模塊采用PLL產(chǎn)生的50 MHz時(shí)鐘進(jìn)行驅(qū)動(dòng)，并在模塊內(nèi)部進(jìn)行降頻處理，得到串口發(fā)送需要的低頻時(shí)鐘信號(hào)，實(shí)現(xiàn)數(shù)據(jù)的發(fā)送功能。

1.2? 掃頻時(shí)間檢測(cè)算法

在實(shí)際應(yīng)用中往往需要將周期信號(hào)轉(zhuǎn)換成方波信號(hào)來(lái)計(jì)算信號(hào)頻率參數(shù)，因此本文主要研究方波信號(hào)的掃頻時(shí)間檢測(cè)算法。設(shè)f為連續(xù)的方波信號(hào)集合，可以表示為：

[f=fx1，fx2，…，fxm]? （1）

式中，[fxk]為單個(gè)方波信號(hào)，可表示為：

[fxk=A，? ? ? ? 0≤xk

式中：[A]表示方波信號(hào)的幅值;[T（xk）]為方波信號(hào)[fxk]的周期，而[k=1，2，…，m]。因此，連續(xù)方波信號(hào)周期的集合T可以表示為：

[T=Tx1，Tx2，…，Txm] （3）

本文提出的掃頻時(shí)間測(cè)量方法通過(guò)測(cè)量連續(xù)方波信號(hào)的瞬時(shí)頻率來(lái)確定計(jì)時(shí)的起始點(diǎn)和終止點(diǎn)，而方波信號(hào)的瞬時(shí)頻率可以通過(guò)測(cè)量信號(hào)的周期間接計(jì)算得到。對(duì)于頻率隨時(shí)間變化的方波信號(hào)，通過(guò)加窗函數(shù)的方法對(duì)信號(hào)進(jìn)行截取，然后計(jì)算截取得到的若干個(gè)方波信號(hào)的周期，再將周期轉(zhuǎn)換成瞬時(shí)頻率，然后通過(guò)不斷移動(dòng)窗函數(shù)的位置就可以對(duì)整個(gè)連續(xù)方波信號(hào)進(jìn)行瞬時(shí)頻率的計(jì)算。對(duì)連續(xù)方波信號(hào)的周期集合T進(jìn)行加窗函數(shù)運(yùn)算，可得到處理后的信號(hào)周期集合[Tc]，可以表示為：

[Tc=Tcx1，Tcx2，…，Tcxm-n+1] （4）

式中，

[Tc（xi）=k=ii+n-1WkT（xk）] （5）

式中：[i=1，2，…，m-n+1];而[W=[W1，W2，…，Wm]]，本文設(shè)置[W1=W2=…=Wm=1]。在FPGA測(cè)量控制電路中，應(yīng)用提出的掃頻時(shí)間檢測(cè)算法實(shí)時(shí)對(duì)連續(xù)的方波信號(hào)進(jìn)行瞬時(shí)頻率計(jì)算，對(duì)于某一個(gè)方波信號(hào)，通過(guò)計(jì)算該方波信號(hào)及其后連續(xù)的2個(gè)方波信號(hào)的頻率平均值來(lái)確定該方波信號(hào)的瞬時(shí)頻率。因此將式（5）中的n值設(shè)置為3。

2? FPGA電路設(shè)計(jì)

掃頻時(shí)間檢測(cè)裝置采用Cyclone IV E系列EP4CE10F?

17C8控制芯片。該芯片具有功耗低和性價(jià)比高的優(yōu)點(diǎn)，在儀器儀表類產(chǎn)品及工業(yè)控制產(chǎn)品中有重要的應(yīng)用前景。該芯片中的M9K存儲(chǔ)器模塊具有9 Kbit的嵌入式SRAM 存儲(chǔ)器，能夠滿足本項(xiàng)目系統(tǒng)運(yùn)行過(guò)程中進(jìn)行各種數(shù)據(jù)存儲(chǔ)的需求。此外，通過(guò)使用芯片中的乘法器，便于實(shí)現(xiàn)更加高效的并行結(jié)構(gòu)的掃頻時(shí)間檢測(cè)算法。除了核心架構(gòu)資源，該芯片還擁有2個(gè)PLL時(shí)鐘管理單元和多個(gè)系統(tǒng)I/O，便于對(duì)本項(xiàng)目系統(tǒng)電路時(shí)鐘的管理。為了保障FPGA測(cè)量控制電路的正常運(yùn)行，避免FPGA電路中的指令代碼因掉電而丟失的情況，在系統(tǒng)上電后，通過(guò)主動(dòng)串行方式（AS），由FPGA主動(dòng)輸出控制和同步信號(hào)發(fā)送給專用的串行芯片W25Q16。在串行芯片收到命令后，再把配置數(shù)據(jù)加載到FPGA電路的SRAM中，然后FPGA測(cè)量電路才能正常的工作。圖3所示為FPGA主動(dòng)串行方式配置電路的原理圖。掃頻時(shí)間檢測(cè)裝置在FPGA測(cè)量控制電路與被測(cè)方波信號(hào)連接端子處設(shè)有分壓電阻，以限制被測(cè)信號(hào)的最高電壓，從而實(shí)現(xiàn)對(duì)被測(cè)方波信號(hào)的掃頻時(shí)間檢測(cè)功能。

被測(cè)方波信號(hào)的掃頻時(shí)間參數(shù)在FPGA測(cè)量控制電路中是以48位二進(jìn)制數(shù)字的形式進(jìn)行運(yùn)算和處理的。為了便于上位機(jī)進(jìn)行顯示和處理，將掃頻時(shí)間參數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)據(jù)后，系統(tǒng)采用串口轉(zhuǎn)USB芯片CH340G實(shí)現(xiàn)FPGA測(cè)量控制電路與上位機(jī)的數(shù)據(jù)傳輸功能。CH340G芯片是一種支持 5 V 或 3.3 V 供電的 USB 總線轉(zhuǎn)接芯片，能夠?qū)崿F(xiàn)USB 轉(zhuǎn)串口協(xié)議，支持通信波特率 50 b/s～2 Mb/s，可以通過(guò)一根普通的 USB數(shù)據(jù)線與上位機(jī)進(jìn)行數(shù)據(jù)傳輸。串口轉(zhuǎn)USB芯片CH340G與FPGA控制芯片的連接示意圖如圖4所示。

3? 軟件設(shè)計(jì)

基于FPGA電路的掃頻時(shí)間檢測(cè)裝置采用了Cyclone IV E系列的FPGA控制芯片，其測(cè)量算法是通過(guò)Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)的，主程序流程圖如圖5所示。軟件工作原理是應(yīng)用掃頻時(shí)間檢測(cè)算法通過(guò)信號(hào)上升沿來(lái)檢測(cè)信號(hào)的瞬時(shí)頻率，如果信號(hào)的瞬時(shí)頻率滿足設(shè)置的起始頻率，則啟動(dòng)計(jì)時(shí)器開(kāi)始計(jì)時(shí)。由于FPGA控制芯片的并行數(shù)據(jù)處理優(yōu)點(diǎn)，信號(hào)處理電路還能實(shí)時(shí)對(duì)信號(hào)瞬時(shí)頻率進(jìn)行檢測(cè)，當(dāng)信號(hào)瞬時(shí)頻率滿足設(shè)置的結(jié)束頻率時(shí)結(jié)束計(jì)時(shí)器計(jì)時(shí)功能，并將掃頻時(shí)間數(shù)據(jù)轉(zhuǎn)換成十進(jìn)制數(shù)據(jù)形式發(fā)送給上位機(jī)進(jìn)行處理和分析。在掃頻時(shí)間檢測(cè)軟件中采用了2個(gè)脈沖寬度寄存器R1和R2交替連續(xù)的方波信號(hào)脈沖寬度進(jìn)行計(jì)算，因此可以得到連續(xù)每一個(gè)方波信號(hào)的瞬時(shí)頻率。圖6所示為這種方波信號(hào)瞬時(shí)頻率檢測(cè)算法的ModelSim軟件仿真圖。

4? 實(shí)驗(yàn)結(jié)果及分析

本文采用Keysight 33600A系列函數(shù)信號(hào)發(fā)生器來(lái)模擬頻率線性變化的掃頻信號(hào)，然后通過(guò)掃頻時(shí)間檢測(cè)裝置和Tektronix MSO64混合信號(hào)示波器對(duì)該掃頻信號(hào)同時(shí)測(cè)量，并對(duì)掃頻時(shí)間測(cè)量結(jié)果進(jìn)行比較和分析。通過(guò)函數(shù)信號(hào)發(fā)生器產(chǎn)生頻率從70 kHz線性變化到10 kHz的掃頻信號(hào)，掃頻時(shí)間分別設(shè)置為10 s和20 s，那么信號(hào)頻率從50 kHz線性變化到20 kHz需要的時(shí)間則分別為5 s和10 s。圖7顯示了函數(shù)信號(hào)發(fā)生器產(chǎn)生的頻率從70 kHz線性變化到10 kHz的掃頻信號(hào)截圖。

本文采用混合信號(hào)示波器和掃頻時(shí)間檢測(cè)裝置對(duì)頻率從70 kHz線性降至10 kHz的變頻信號(hào)進(jìn)行掃頻時(shí)間測(cè)量，設(shè)置掃頻時(shí)間測(cè)量的起始頻率和終止頻率分別為50 kHz和20 kHz，對(duì)該信號(hào)進(jìn)行3次掃頻時(shí)間測(cè)量的平均值如表1所示。

通過(guò)比較可知，采用掃頻時(shí)間檢測(cè)裝置和示波器測(cè)量方法都能得到準(zhǔn)確的掃頻時(shí)間參數(shù)，其測(cè)量結(jié)果非常接近，測(cè)量誤差小于1 ms?？墒牵捎檬静ㄆ鳒y(cè)量方法需要將掃頻信號(hào)進(jìn)行連續(xù)存儲(chǔ)，然后將存儲(chǔ)的信號(hào)數(shù)據(jù)在計(jì)算機(jī)中通過(guò)Matlab軟件采用類似的掃頻時(shí)間檢測(cè)算法進(jìn)行分析計(jì)算，數(shù)據(jù)處理量較大。由于實(shí)驗(yàn)中使用的示波器的最大存儲(chǔ)深度為62.5 MS樣點(diǎn)，因此采樣率最高可設(shè)為3.125 MS/s，而基于FPGA電路的掃頻時(shí)間檢測(cè)裝置對(duì)信號(hào)進(jìn)行分析的速率為100 MS/s?？梢钥闯觯捎檬静ㄆ鳒y(cè)量方法對(duì)掃頻信號(hào)進(jìn)行分析的頻率遠(yuǎn)遠(yuǎn)低于基于FPGA電路的掃頻時(shí)間檢測(cè)裝置，而且應(yīng)用高端示波器檢測(cè)方法來(lái)檢測(cè)掃頻時(shí)間參數(shù)需要對(duì)數(shù)據(jù)進(jìn)行后處理，檢測(cè)時(shí)間較長(zhǎng)，不能實(shí)時(shí)顯示測(cè)量結(jié)果;而采用基于FPGA電路的掃頻時(shí)間檢測(cè)裝置能夠?qū)崿F(xiàn)對(duì)低頻掃頻信號(hào)掃頻時(shí)間參數(shù)的自動(dòng)檢測(cè)。實(shí)驗(yàn)中還采用掃頻時(shí)間檢測(cè)裝置對(duì)表1中的掃頻時(shí)間信號(hào)進(jìn)行11次測(cè)量，其測(cè)量結(jié)果的均方差低至1.5×10-4 s。因此，本文提出的基于FPGA電路的掃頻時(shí)間檢測(cè)裝置具有很高的測(cè)量精度。

5? 結(jié)? 論

針對(duì)低頻方波信號(hào)的掃頻時(shí)間檢測(cè)問(wèn)題，本文提出了一種新的基于FPGA電路的掃頻時(shí)間檢測(cè)技術(shù)。詳細(xì)介紹了掃頻時(shí)間檢測(cè)裝置的檢測(cè)系統(tǒng)原理，并對(duì)掃頻時(shí)間檢測(cè)算法進(jìn)行了理論分析，設(shè)計(jì)了基于FPGA控制芯片的掃頻時(shí)間檢測(cè)電路，通過(guò)應(yīng)用掃頻時(shí)間檢測(cè)算法以及利用FPGA并行數(shù)據(jù)處理的優(yōu)勢(shì)，能夠?qū)崿F(xiàn)低頻掃頻時(shí)間參數(shù)的自動(dòng)檢測(cè)。通過(guò)與高性能示波器測(cè)量方法得到的結(jié)果進(jìn)行比較分析，結(jié)果顯示本文提出的基于FPGA電路的掃頻時(shí)間檢測(cè)裝置能夠?qū)崟r(shí)檢測(cè)和顯示掃頻時(shí)間測(cè)量結(jié)果，其檢測(cè)效率遠(yuǎn)遠(yuǎn)高于高性能示波器測(cè)量方法，具有測(cè)量穩(wěn)定及測(cè)量精度高的優(yōu)點(diǎn)。在制動(dòng)時(shí)間、轉(zhuǎn)速、車速以及瞬時(shí)速度等參數(shù)的檢測(cè)校準(zhǔn)領(lǐng)域有重要的應(yīng)用價(jià)值。

參考文獻(xiàn)

[1] 冷建偉，徐瓊瓊.基于單片機(jī)和FPGA的掃頻信號(hào)發(fā)生器[J].化工自動(dòng)化及儀表，2014，41（8）：939?942.

[2] 段惠敏，周澤華，查長(zhǎng)軍，等.基于FPGA和單片機(jī)的掃頻信號(hào)源的設(shè)計(jì)[J].合肥學(xué)院學(xué)報(bào)（綜合版），2018，35（2）：51?55.

[3] 朱科.基于DDS技術(shù)的掃頻信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)[J].工業(yè)控制計(jì)算機(jī)，2018，31（10）：47?49.

[4] 黃麗，劉永芳.基于FPGA和DAC的掃頻信號(hào)發(fā)生器的研制[J].自動(dòng)化與儀器儀表，2019（3）：8?10.

[5] 鄔洋，劉嘉靖，劉海鵬，等.四驅(qū)汽車底盤測(cè)功機(jī)計(jì)量檢測(cè)方法的研究[J].中國(guó)質(zhì)量與標(biāo)準(zhǔn)導(dǎo)報(bào)，2017（12）：91?93.

[6] 張樂(lè).汽車底盤測(cè)功機(jī)自檢系統(tǒng)的設(shè)計(jì)[J].工業(yè)計(jì)量，2018，28（3）：66?69.

[7] 靳建波，卜樹峰，李永軍，等.基于電力測(cè)功機(jī)的電動(dòng)車輛直駛負(fù)載模擬技術(shù)研究[J].計(jì)算機(jī)測(cè)量與控制，2018，26（5）：261?265.

[8] 葉青艷.基于單片機(jī)的汽車底盤測(cè)功機(jī)試驗(yàn)臺(tái)檢測(cè)系統(tǒng)設(shè)計(jì)應(yīng)用[J].微型電腦應(yīng)用，2019，35（9）：151?154.

[9] 朱衛(wèi)民.滑行時(shí)間檢測(cè)儀的研制[J].計(jì)量技術(shù)，2012（7）：50?52.

[10] 呂慶斌，劉嘉靖，鄔洋，等.四驅(qū)汽車底盤測(cè)功機(jī)用滑行時(shí)間測(cè)試儀的研發(fā)與應(yīng)用[J].中國(guó)質(zhì)量與標(biāo)準(zhǔn)導(dǎo)報(bào)，2018（2）：71?74.

[11] 瞿鑫，吳云峰，江桓，等.基于FPGA的時(shí)間間隔測(cè)量系統(tǒng)的設(shè)計(jì)[J].電子器件，2013，36（6）：825?827.

[12] 馬蕓，郭芃.基于FPGA延遲時(shí)間插入法實(shí)現(xiàn)精密時(shí)間測(cè)量[J].現(xiàn)代導(dǎo)航，2013，4（5）：317?322.