黃正峰, 蘇子安, 曹 迪, 戚昊琛, 倪天明, 徐 奇

(1.合肥工業(yè)大學(xué) 電子科學(xué)與應(yīng)用物理學(xué)院,安徽 合肥 230601; 2.安徽工程大學(xué) 電氣工程學(xué)院,安徽 蕪湖 241000)

0 引 言

隨著集成電路不斷發(fā)展,面積、性能和功耗已成為集成電路設(shè)計(jì)人員不可忽視的三大問(wèn)題。早期,研究者更多地關(guān)注電路的性能和面積參數(shù),功耗則不在其考慮范圍之內(nèi)。近年來(lái),情況發(fā)生了巨大改變,與性能和面積相比,功耗的重要程度日益增加。準(zhǔn)確地說(shuō),功耗的增大會(huì)帶來(lái)芯片溫度的升高,不僅會(huì)增加芯片封裝和散熱的成本、降低手持設(shè)備的耐久性,還會(huì)影響芯片的性能和可靠性,甚至引發(fā)故障。據(jù)統(tǒng)計(jì),作為數(shù)字系統(tǒng)的一部分,觸發(fā)器的功耗約占電路總功耗的30%～50%,故其在整個(gè)芯片設(shè)計(jì)中占有相當(dāng)重要的地位。如果能有效地降低單個(gè)觸發(fā)器的功耗,那么芯片的總功耗就會(huì)降低,從而實(shí)現(xiàn)低功耗的目標(biāo)。此外,隨著工藝的進(jìn)步、特征尺寸的不斷減小,芯片的運(yùn)行速度大大加快,電路的工作頻率大大提高,實(shí)現(xiàn)低功耗且高速的觸發(fā)器成為集成電路設(shè)計(jì)中的一個(gè)問(wèn)題。

傳統(tǒng)的基于靈敏放大器的觸發(fā)器(conventional sense amplifier based flip-flop,Con SAFF)是目前最有效的低功耗觸發(fā)器之一[1]。Con SAFF由主級(jí)差分靈敏放大器部分和從級(jí)基于NAND的RS鎖存器組成。Con SAFF具有建立和保持時(shí)間短的特點(diǎn),可實(shí)現(xiàn)低壓和高速操作。Cinv SAFF采用真單相時(shí)鐘(true single phase clock,TSPC),因此其時(shí)鐘負(fù)載也同樣較低。但Con SAFF的從級(jí)大大地限制了其整體性能,因此研究者做了許多努力來(lái)提高Con SAFF的性能。一些改進(jìn)的SAFF設(shè)計(jì)相繼被提出,如Ahmadi SAFF[2]、Strollo SAFF[3]、Zhang SAFF[4]、Nikolic SAFF[5]、Kim SAFF[6]和Jeong SAFF[7]。本文在研究和分析以上SAFF結(jié)構(gòu)的基礎(chǔ)上,提出了一種新型SAFF設(shè)計(jì),即Cinv SAFF。Cinv SAFF采用傳統(tǒng)的靈敏放大器部分對(duì)主級(jí)差分輸入信號(hào)進(jìn)行放大,從級(jí)則采用Cinv結(jié)構(gòu),其包含1個(gè)C單元和2個(gè)反相器,來(lái)穩(wěn)定主級(jí)輸出信號(hào),實(shí)現(xiàn)鎖存的功能。

1 相關(guān)結(jié)構(gòu)

1.1 傳統(tǒng)基于靈敏放大器的觸發(fā)器

文獻(xiàn)[1]提出了Con SAFF,其結(jié)構(gòu)如圖1所示。Con SAFF由主級(jí)差分靈敏放大器(圖1a)和從級(jí)基于標(biāo)準(zhǔn)NAND的RS鎖存器(圖1b)組成,具有建立時(shí)間短、保持時(shí)間短和時(shí)鐘負(fù)載低的特點(diǎn)。

Con SAFF不依賴于晶體管的尺寸,能夠放大較小差值的差分輸入信號(hào),易集成于傳統(tǒng)的邏輯電路。當(dāng)時(shí)鐘信號(hào)(CLK)為低電平時(shí),SB和RB節(jié)點(diǎn)都被預(yù)充至電源電壓VDD。從級(jí)RS鎖存器鎖存先前數(shù)據(jù);在時(shí)鐘信號(hào)CLK的下一個(gè)上升沿,Con SAFF主級(jí)采樣輸入信號(hào)D和DB的值而在節(jié)點(diǎn)SB和RB處產(chǎn)生全擺幅信號(hào),輸出Q和QB向高或低電平的跳變過(guò)程取決于驅(qū)動(dòng)從級(jí)RS鎖存器的主級(jí)輸出節(jié)點(diǎn)RB和SB的狀態(tài)。

圖1 4種SAFF相同的主級(jí)結(jié)構(gòu)及其從級(jí)結(jié)構(gòu)

Con SAFF雖然有許多優(yōu)點(diǎn),但也存在相應(yīng)的缺點(diǎn),這反映在從級(jí)RS鎖存器上。由圖1可知,SB節(jié)點(diǎn)的低電平狀態(tài)通過(guò)晶體管P1將輸出Q設(shè)置為高電平,從而通過(guò)導(dǎo)通的晶體管N3和N4(節(jié)點(diǎn)RB此時(shí)為高電平)使輸出QB置為低電平。相反,RB節(jié)點(diǎn)的低電平狀態(tài)將輸出QB設(shè)置為高電平,從而強(qiáng)制輸出Q跳變?yōu)榈碗娖?。Q和QB之間的依賴性意味著輸出Q(QB)的上升沿總是先出現(xiàn),而輸出QB(Q)的下降沿總是在1個(gè)NAND門延遲后才出現(xiàn)。值得注意的是,輸出Q(QB)的延遲也取決于其互補(bǔ)輸出QB(Q)上的電容負(fù)載。非對(duì)稱的上升和下降延遲極大地限制了Con SAFF的運(yùn)行速度,這不僅會(huì)降低Con SAFF整體的性能,而且會(huì)在連續(xù)數(shù)據(jù)路徑上產(chǎn)生毛刺,從而帶來(lái)總功耗的增大。

1.2 Kim SAFF、Strollo SAFF及Nikolic SAFF

為了克服Con SAFF的缺點(diǎn),Kim SAFF、Nikolic SAFF和Strollo SAFF相繼被提出。三者主級(jí)部分保持相同,如圖1a所示,而從級(jí)的電路結(jié)構(gòu)分別如圖1c、圖1d、圖1e所示。Kim SAFF、Nikolic SAFF和Strollo SAFF在輸出Q(QB)處形成各自的下拉路徑,與QB(Q)無(wú)關(guān),從而消除了Con SAFF輸出Q與QB相互依賴的缺點(diǎn)。Kim SAFF的從級(jí)采用2個(gè)改進(jìn)的N-C2MOS電路和2個(gè)交叉耦合的弱反相器對(duì),由于其從鎖存器只存在1個(gè)門延遲,Kim SAFF的運(yùn)行速度非?？?。然而,Kim SAFF存在如下2個(gè)缺點(diǎn):① 當(dāng)輸出Q和輸入D的先前狀態(tài)都為高電平時(shí),在CLK的下一個(gè)上升沿輸出Q必須保持為高電平,但是由于主級(jí)節(jié)點(diǎn)SB的放電過(guò)程尚未完成,輸出Q的下拉路徑導(dǎo)通從而產(chǎn)生毛刺;② 輸出端交叉耦合的反相器對(duì)將會(huì)產(chǎn)生競(jìng)爭(zhēng)電流,同樣帶來(lái)一定的功耗和延時(shí)損失?；诖巳秉c(diǎn),Strollo SAFF通過(guò)在輸出Q和QB的下拉路徑上分別插入由DB和D選通的晶體管N3和N7來(lái)避免Kim SAFF中存在的毛刺情況,代價(jià)是增加一定的輸入負(fù)載和NMOS晶體管數(shù)。

1.3 Ahmadi SAFF 和Jeong SAFF

文獻(xiàn)[2]提出了名為Ahmadi SAFF的改進(jìn)設(shè)計(jì)。與前述結(jié)構(gòu)修改Con SAFF從鎖存器的方式不同,Ahmadi SAFF在Con SAFF的主級(jí)進(jìn)行改進(jìn)。

Ahmadi SAFF的電路結(jié)構(gòu)如圖2所示,其在主級(jí)一個(gè)靈敏放大器分支上添加了額外的延遲單元(N0晶體管),從而使相應(yīng)輸出的上升和下降延遲相等,克服Con SAFF輸出Q與QB相互依賴的缺點(diǎn)。

圖2 Jeong SAFF和Ahmadi SAFF結(jié)構(gòu)

在低VDD環(huán)境下,Con SAFF由于主級(jí)一直處于導(dǎo)通狀態(tài)的N6短路管(弱NMOS)會(huì)產(chǎn)生一定的內(nèi)部負(fù)載和延遲,帶來(lái)速度和操作產(chǎn)率下降的問(wèn)題。針對(duì)此缺點(diǎn),Jeong SAFF采用由NAND生成的內(nèi)部檢測(cè)信號(hào)TC,其2個(gè)輸入為主級(jí)輸出SB和RB,來(lái)檢測(cè)主級(jí)靈敏放大器部分跳變過(guò)程的完成。TC信號(hào)同時(shí)控制著主級(jí)短路管N6和輸出Q與QB的下拉路徑。Jeong SAFF適用于低VDD操作,其最小供電電壓VDD僅為573 mV,可工作于近閾值電壓或亞閾值電壓區(qū)域。

1.4 Zhang SAFF

此外,Con SAFF由于在鎖存階段其主級(jí)內(nèi)部節(jié)點(diǎn)總是處于連續(xù)預(yù)充電狀態(tài),這在輸入信號(hào)的下一狀態(tài)保持不變時(shí)，重復(fù)的充放電過(guò)程將帶來(lái)不必要的功耗。為了解決這一問(wèn)題,Zhang SAFF采用了一種新的條件預(yù)充電技術(shù),如圖3所示。

Zhang SAFF主級(jí)輸出節(jié)點(diǎn)SB或RB的跳變過(guò)程取決于差分輸入信號(hào)D和DB的值而不再是電源電壓VDD。這種新的條件預(yù)充電技術(shù)有助于降低功耗和采樣階段的跳變延遲,從而提高SAFF整體的運(yùn)行速度。但傳輸門的使用大大增加了晶體管數(shù)目,這也會(huì)帶來(lái)一定的面積開(kāi)銷。

圖3 Zhang SAFF結(jié)構(gòu)

2 本文Cinv SAFF結(jié)構(gòu)

2.1 Cinv SAFF的結(jié)構(gòu)特性

本文所提Cinv SAFF的結(jié)構(gòu)如圖4所示。和Con SAFF一樣,Cinv SAFF也包括主從兩級(jí)。主級(jí)沿用Con SAFF的靈敏放大器部分,包括預(yù)充電晶體管P1和P2、類SRAM結(jié)構(gòu)(P3、P4、N3、N5晶體管)、短路管N6、數(shù)據(jù)輸入(N2、N4晶體管)以及開(kāi)關(guān)管N1。而Cinv SAFF的從級(jí)將Con SAFF的RS從鎖存器替換為由1個(gè)C單元和2個(gè)反相器組成的Cinv結(jié)構(gòu),使其同樣能夠完成觸發(fā)器的功能。

圖4 本文Cinv SAFF結(jié)構(gòu)

C單元由文獻(xiàn)[8]首次提出,當(dāng)2個(gè)輸入相同時(shí),C單元邏輯功能等效于反相器,輸出與輸入的邏輯值互補(bǔ);當(dāng)2個(gè)輸入不同時(shí),例如圖4中S=0和RB=1,晶體管P5和N7關(guān)斷,晶體管P6和N8導(dǎo)通,C單元輸出QC的上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)均未導(dǎo)通,故QC處于高阻態(tài)而輸出Q保持原來(lái)的邏輯值。值得注意的是,當(dāng)輸入S和RB均為1或者0的時(shí)候,在節(jié)點(diǎn)S或RB上發(fā)生的單節(jié)點(diǎn)翻轉(zhuǎn)(Single Node Upset,SNU)將不會(huì)傳到輸出Q。正是由于這個(gè)原因,C單元能有效地過(guò)濾SNU。

Cinv SAFF利用C單元的高阻態(tài)結(jié)合主級(jí)輸出SB和RB的3種狀態(tài)(00、01、10),巧妙采用1個(gè)反相器和1個(gè)C單元組成的結(jié)構(gòu)作為一個(gè)簡(jiǎn)單但有效的鎖存器:當(dāng)2個(gè)輸入分別為11或00時(shí),該鎖存器處于透明期,輸出為1或0;而當(dāng)輸入為01時(shí),該從鎖存器處于鎖存期,保持原先狀態(tài)不變。而另一反相器INV2則起到以下作用:一是INV2將輸出電容負(fù)載與內(nèi)部從鎖存器相隔離,防止外部負(fù)載對(duì)內(nèi)部延時(shí)造成影響;二是INV2起到屏蔽內(nèi)部噪聲及毛刺的作用,能夠保持輸出Q波形穩(wěn)定。

2.2 Cinv SAFF的工作原理

接下來(lái)將詳細(xì)介紹Cinv SAFF結(jié)構(gòu)的工作原理,其工作過(guò)程與Con SAFF類似,可分為如下2個(gè)階段。

(1) 預(yù)充電階段。當(dāng)時(shí)鐘信號(hào)CLK為低電平時(shí),晶體管P1和P2導(dǎo)通,開(kāi)關(guān)管N1關(guān)斷,SB和RB預(yù)充為高電平,因此晶體管N3和N5導(dǎo)通、晶體管P3和P4關(guān)斷,此時(shí)主級(jí)上半部分處于預(yù)充電狀態(tài)。而此時(shí)從級(jí)由于SB=RB=1(S=0),晶體管P5和N7關(guān)斷,晶體管P6和N8導(dǎo)通,C單元處于高阻態(tài)，因此輸出Q將保持原值不變。同時(shí),由于預(yù)充電階段Cinv SAFF的從級(jí)僅有4個(gè)晶體管導(dǎo)通,這是有效降低功耗的關(guān)鍵。

(2) 數(shù)據(jù)采樣階段。時(shí)鐘信號(hào)CLK由低變高,晶體管P1和P2關(guān)斷,晶體管N1導(dǎo)通,如果輸入信號(hào)D和DB之間存在一定的電壓差(即使差值很小),主級(jí)輸出SB和RB也會(huì)由于正反饋交叉耦合反相器P3、P4、N3和N5晶體管的影響而被迅速放大成全擺幅信號(hào)傳入從級(jí)。例如,如果主級(jí)輸出SB=1,RB=0(SB=0,RB=1),S=0(S=1),那么Cinv SAFF將輸出0(1)。

Cinv SAFF所有的工作過(guò)程都在HSPICE軟件上進(jìn)行仿真得到了確認(rèn),Cinv SAFF結(jié)構(gòu)在時(shí)鐘信號(hào)CLK為250 MHz情況下輸入信號(hào)D和DB、內(nèi)部節(jié)點(diǎn)SB、S和RB以及輸出Q的波形如圖5所示,其波形較為規(guī)整且沒(méi)有毛刺。從圖5可以看出,在時(shí)鐘信號(hào)CLK的每一個(gè)低電平階段,輸出Q將鎖存原先的值而保持不變;而在時(shí)鐘信號(hào)CLK的每一個(gè)高電平階段,輸出Q將依據(jù)輸入D和DB的不同值而輸出相應(yīng)的值。

圖5 Cinv SAFF工作原理波形

3 仿真分析

為了更好地分析和比較Cinv SAFF的性能,本文在HSPICE軟件上采用45 nm PTM[9]工藝模型、電源電壓1 V、時(shí)鐘頻率250 MHz、室溫25 ℃的條件下,對(duì)所提出的Cinv SAFF結(jié)構(gòu)與相關(guān)SAFF設(shè)計(jì)進(jìn)行了廣泛地仿真和測(cè)試。無(wú)負(fù)載情況下Cinv SAFF與相關(guān)SAFF結(jié)構(gòu)的性能比較見(jiàn)表1所列。其中,延遲(功耗/面積)代表在沒(méi)有外接負(fù)載的情況下上述8種SAFF的對(duì)應(yīng)值。面積開(kāi)銷由單位尺寸晶體管[10](UST)的數(shù)量來(lái)測(cè)量。為了公平起見(jiàn),表1中所有待測(cè)SAFF都使用能使其正常工作的最小寬長(zhǎng)比晶體管；均值代表除所提Cinv SAFF結(jié)構(gòu)之外的7種SAFF的平均值；Δrate表示Cinv SAFF性能相對(duì)于平均值所增加百分比。

表1 無(wú)負(fù)載情況下相關(guān)SAFF的性能比較

從表1可以看出,在功耗方面,Cinv SAFF為0.82 μW,僅次于Con SAFF 0.7 μW的功耗,而比功耗平均值小了約0.2 μW,相比于平均值減少了25.07%的功耗;在面積開(kāi)銷方面,Cinv SAFF和Con SAFF都是51(UST),是所有SAFF當(dāng)中面積開(kāi)銷最小的,比面積開(kāi)銷最大的Zhang SAFF小了56(UST),比面積開(kāi)銷均值也提升了約25.63%;在延遲方面Cinv SAFF雖沒(méi)有太大優(yōu)勢(shì),但相比于延時(shí)平均值來(lái)說(shuō)僅帶來(lái)了8.51%的延時(shí)損失;而在功耗延時(shí)積(power-delay-product,PDP)方面,憑借較小的功耗值，相比于PDP均值仍然縮小了約19.3%。從表1還可以看出,Cinv SAFF在延時(shí)、功耗和面積開(kāi)銷方面均比Ahmadi SAFF要好;而在延時(shí)方面Cinv SAFF雖然沒(méi)有Strollo SAFF、Nikolic SAFF、Kim SAFF和Jeong SAFF速度快,但在面積、功耗開(kāi)銷方面均有所提升,最大提升值可達(dá)50%。同樣,正如上面所描述的那樣,雖然Kim SAFF速度非?？?Kim SAFF的延時(shí)僅為23.46 ps),但其輸出Q上存在毛刺情況,而Cinv SAFF的波形較為規(guī)整。

接下來(lái),本文在以上8種SAFF的輸出Q外接不同大小的電容負(fù)載來(lái)進(jìn)一步分析和比較,結(jié)果見(jiàn)表2所列。從表2可以看出,電容負(fù)載的存在帶來(lái)了SAFF延時(shí)和功耗的普遍增大,對(duì)SAFF結(jié)構(gòu)輸出Q的驅(qū)動(dòng)能力有一定的影響。當(dāng)然,電容負(fù)載的存在也將Con SAFF輸出Q與QB的相互依賴性體現(xiàn)了出來(lái),由于Con SAFF不對(duì)稱的上升和下降延時(shí),其在帶負(fù)載的情況下具有較大的延時(shí)。Kim SAFF由于輸出端的弱反相器對(duì)也產(chǎn)生了較大的延時(shí)和功耗;而所提Cinv SAFF表現(xiàn)良好,比較8種結(jié)構(gòu)在帶20 fF電容負(fù)載的情況下,相比于延時(shí)均值提升了11.8%,相比于功耗均值提升了19.95%。

表2 不同電容負(fù)載情況下相關(guān)SAFF的性能比較

此外,為了更好地展現(xiàn)Cinv SAFF的高頻特性,本文在相同的條件下,分別使用250、500 MHz以及1、2 GHz的時(shí)鐘頻率進(jìn)行HSPICE仿真實(shí)驗(yàn),實(shí)驗(yàn)結(jié)果見(jiàn)表3所列。從表3可以看出,隨著時(shí)鐘頻率的增大,Cinv SAFF的功耗也呈現(xiàn)增大的趨勢(shì),但延時(shí)基本沒(méi)有變化,維持在40 ps附近。即便是在2 GHz的高時(shí)鐘頻率下,Cinv SAFF也沒(méi)有出現(xiàn)波形失真,仍然保持良好的觸發(fā)器特性,這足以說(shuō)明其適用于高頻環(huán)境。

表3 不同時(shí)鐘頻率下Cinv SAFF的性能比較

4 結(jié) 論

隨著集成電路規(guī)模的不斷擴(kuò)大和時(shí)鐘頻率的增加,芯片的功耗問(wèn)題日益突出,這就帶來(lái)了對(duì)低功耗、高速觸發(fā)器的迫切需求和必然趨勢(shì)。本文在研究具有良好速度和功耗特性的基于靈敏放大器的觸發(fā)器的基礎(chǔ)上,提出了一種新型基于靈敏放大器的低功耗、低開(kāi)銷、高性能的觸發(fā)器設(shè)計(jì),即Cinv SAFF。詳細(xì)的HSPICE仿真結(jié)果和對(duì)比數(shù)據(jù)表明,Cinv SAFF具有良好的觸發(fā)器特性、輸出波形規(guī)整且無(wú)毛刺,適用于高速操作。無(wú)論是在功耗、面積還是PDP方面,所提Cinv SAFF具有相當(dāng)大的優(yōu)勢(shì),同樣在延遲方面也具有一定可比性。