黃繼偉， 陳星, 王科平

(1. 福州大學(xué)物理與信息工程學(xué)院， 福建 福州 350108; 2. 天津大學(xué)微電子學(xué)院， 天津 300072)

0 引言

隨著人類社會(huì)信息化、 網(wǎng)絡(luò)化、 智能化進(jìn)程， 越來越多的電子產(chǎn)品進(jìn)入了人們的生產(chǎn)生活中, 而幾乎所有的電子系統(tǒng)都需要基準(zhǔn)頻率源. 近年來基于MEMS( micro-electro-mechanical system)的頻率源由于其體積小， 諧振頻率高等原因， 成為替代石英晶體的一大熱門研究[1-4]. 但是MEMS基的頻率源本身溫漂系數(shù)較大， 如BAW(bulk acoustic wave resonator )器件的溫漂系數(shù)為5.00 × 10-4[1]， DETF(double-ended-tuning fork )器件的溫漂系數(shù)也超過了4.80 × 10-4[2]， 截面Lame模式諧振器的溫度系數(shù)達(dá)到了1.45 × 10-3[3]， 而目前研究最為熱門的FBAR(film bulk acoustic resonator)器件未經(jīng)溫度補(bǔ)償之前的溫度系數(shù)甚至超過2.00 × 10-3[4]. 為使這些基于MEMS的頻率源能在-55～125 ℃溫度范圍內(nèi)提供穩(wěn)定的基準(zhǔn)頻率， 就必須測(cè)量片上溫度， 再根據(jù)溫度信息進(jìn)行相應(yīng)的頻率補(bǔ)償， 實(shí)現(xiàn)較小的溫漂.

傳統(tǒng)溫度傳感器， 如熱敏電阻、 鉑電阻等因?yàn)轶w積大， 需要額外讀取電路， 無法與CMOS工藝兼容實(shí)現(xiàn)片上集成， 并不適于當(dāng)前需求. 而CMOS溫度傳感器則容易實(shí)現(xiàn)在片測(cè)溫. 本研究以雙極型晶體管(bipolar junction transistor， BJT)作為測(cè)溫核心器件， 設(shè)計(jì)了一種測(cè)溫范圍為-55～125 ℃， 精度為± 0.5 ℃的片上CMOS溫度傳感器. 該溫度傳感器在片內(nèi)集成了控制時(shí)鐘電路， 只需輸入一個(gè)基本時(shí)鐘信號(hào)即可正常驅(qū)動(dòng)， 大大降低了應(yīng)用的復(fù)雜程度， 降低了與MEMS基頻率源電路一起實(shí)現(xiàn)片上集成的難度.

1 BJT基溫度傳感器的基本原理

溫度傳感器的工作機(jī)制是將溫度信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出， 因此需要獲取與溫度相關(guān)的信號(hào)， 通過ADC轉(zhuǎn)換為數(shù)字信號(hào)， 并通過數(shù)學(xué)換算得到溫度讀數(shù).

1.1 BJT基極-發(fā)射極電壓與溫度之間的關(guān)系

兩個(gè)相同的PNP 晶體管QL和QR以1∶p的電流比率進(jìn)行偏置， 如圖1所示. QL的基極-發(fā)射極電壓VBE1具有與絕對(duì)溫度負(fù)相關(guān)的特性(complementary to absolute temperature， CTAT )， 該電壓可以表示為：

圖1 雙極型晶體管測(cè)溫基本原理Fig.1 Basic operation of a BJT-basd temperature sensor

(1)

其中:η是一個(gè)與工藝參數(shù)相關(guān)的非理想因子(通常情況下，η≈1);k是玻爾茲曼常數(shù)(k=1.38×10-23);T是熱力學(xué)絕對(duì)溫度;q為電子電量;IC1是晶體管的集電極電流;IS則是晶體管的飽和電流.

類似地， 可得到QR的基極-發(fā)射極電壓VBE2，VBE1和VBE2之間的差值為ΔVBE：

(2)

(3)

可以看出， 在電流密度比例p保持恒定的情況下， ΔVBE與絕對(duì)溫度成正比例(proportional to absolute temperature， PTAT ).

1.2 溫度傳感器測(cè)溫基本原理

由CTAT電壓和PTAT電壓線性組合， 可得到與溫度無關(guān)的帶隙基準(zhǔn)電壓：

VREF=Vbandgap=VBE+α·ΔVBE

(4)

其中:α是增益因子， 在晶體管的電流密度比例確定之后將保持不變. 通過模數(shù)轉(zhuǎn)換器(analog-to-digital converter， ADC)可求出放大后的PTAT電壓α·ΔVBE與基準(zhǔn)電壓VREF的比值μ：

(5)

由于α·ΔVBE與絕對(duì)溫度成正比例， 而基準(zhǔn)電壓VREF與溫度無關(guān)， 因此比值μ將是與絕對(duì)溫度成正比例的線性函數(shù)， 可以將該比值進(jìn)行線性縮放， 得到攝氏溫度讀數(shù)DOUT：

DOUT=A·μ+B

(6)

其中:A和B均為常數(shù)， 通常情況下，A≈600，B≈-273.

設(shè)計(jì)產(chǎn)生與溫度無關(guān)的帶隙基準(zhǔn)電壓VREF需要設(shè)計(jì)精確的帶隙基準(zhǔn)電路， 而實(shí)際上與溫度相關(guān)的兩個(gè)量是VBE和ΔVBE， 對(duì)式(5)分子分母同時(shí)除以ΔVBE， 可得：

(7)

食用油是人們制作佳肴時(shí)的必備品。中糧集團(tuán)旗下食用油品牌福臨門已形成嚴(yán)格的可追溯體系，以確保油質(zhì)安全。食用油的保質(zhì)期一般為18個(gè)月，福臨門產(chǎn)品每批次在出廠前都會(huì)留足18箱，作為每個(gè)月實(shí)時(shí)檢驗(yàn)與追蹤的樣本，一旦發(fā)現(xiàn)問題，可根據(jù)每桶油的編碼及追溯體系找到市場(chǎng)上留存的所有產(chǎn)品；反之，如果福臨門產(chǎn)品在市場(chǎng)上被反饋有問題，也可根據(jù)編碼查找到該產(chǎn)品的生產(chǎn)日期、生產(chǎn)線等一系列基礎(chǔ)信息，以及市場(chǎng)中同一批次產(chǎn)品的流向。無論是正向追溯還是反向追溯，2小時(shí)內(nèi)即可實(shí)現(xiàn)。

(8)

因此， 只需要求出式(7)中X=VBE/ΔVBE的值， 再通過式(8)進(jìn)行數(shù)學(xué)換算即可得到攝氏溫度[5].

2 溫度傳感器電路設(shè)計(jì)實(shí)現(xiàn)

根據(jù)前文所述， 可設(shè)計(jì)如圖2所示的系統(tǒng). 由圖2可見， 測(cè)溫前端電路產(chǎn)生與溫度相關(guān)的電壓VBE和ΔVBE， Zoom ADC則實(shí)現(xiàn)對(duì)二者比值X的量化并輸出， 通過片外或者片內(nèi)MCU則對(duì)X進(jìn)行數(shù)學(xué)計(jì)算， 即可求得溫度.

圖2 溫度傳感器的系統(tǒng)框圖Fig.2 Block diagram of the temperature sensor

2.1 測(cè)溫前端電路

設(shè)計(jì)的測(cè)溫前端電路如圖3所示. 圖中左側(cè)為啟動(dòng)電路. 當(dāng)電路處在不正常工作點(diǎn)時(shí)， 運(yùn)放輸出節(jié)點(diǎn)電位為高電位， PMOS電流源不導(dǎo)通. 此時(shí)，A、B點(diǎn)的電位為零， 使MN1截止，C點(diǎn)電位由MP1、 MP2提升到VDD， 使得MN2導(dǎo)通， 從而將運(yùn)放輸出節(jié)點(diǎn)的電位拉低， 共源共柵電流源導(dǎo)通. 當(dāng)電路進(jìn)入正常工作狀態(tài)時(shí)，A、B點(diǎn)電位升高， 使MN1導(dǎo)通， 進(jìn)而拉低C點(diǎn)電位使得MN2截止， 啟動(dòng)電路與偏置電路斷開連接， 啟動(dòng)電路不再影響其他部分.

圖3 測(cè)溫前端電路Fig.3 Circuit diagram of the sensor front-end

實(shí)際上， BJT的VBE與溫度之間并非完全一階線性關(guān)系， 而是存在一定曲率. 通過使用PTAT偏置電流， 可以在一定程度上減弱曲率帶來的影響[5]， 使VBE與溫度關(guān)系更加準(zhǔn)確， 適應(yīng)大量程測(cè)溫需求. 因此， 可通過偏置電路產(chǎn)生PTAT電流來偏置核心電路的晶體管. 通過運(yùn)放的負(fù)反饋鉗位， 圖3中A、B節(jié)點(diǎn)的電位相等， 而通過兩支路BJT的電流密度不同， 因此將以式(3)的方式產(chǎn)生電壓差ΔVBE， 該電壓差加在電阻Rb兩端， 產(chǎn)生PTAT電流. 同時(shí)為了降低運(yùn)放失調(diào)帶來的影響， 使用了斬波運(yùn)放.

伴隨現(xiàn)代CMOS工藝的發(fā)展， 特征尺寸不斷縮小， BJT的電流增益系數(shù)βF不斷減小， 使集電極電流出現(xiàn)誤差進(jìn)而帶來VBE的誤差[6]. 在偏置電路中引入補(bǔ)償電阻Rβ， 由于A、B節(jié)點(diǎn)的電位相等， 則可通過下式求得偏置電流：

將式(9)求得的偏置電流代入BJT的集電極、 發(fā)射極電流關(guān)系， 可得：

(10)

由式(10)可知， 集電極電流已經(jīng)和電流增益系數(shù)βF無關(guān)， 從而從理論上消除了這個(gè)誤差.

通過偏置電路產(chǎn)生的PTAT電流后， 通過電流鏡復(fù)制到溫度核心電路， 再通過動(dòng)態(tài)匹配(dynamically element matched， DEM )電路來控制電流選擇開關(guān)， 使6個(gè)鏡像電流源的電流輪流單獨(dú)偏置QL, 其余電流則偏置QR[7]. 即一個(gè)動(dòng)態(tài)匹配周期內(nèi)流過晶體管的平均電流為：

(11)

最后， 通過右側(cè)的單位增益緩沖電路， 將溫度核心電路所產(chǎn)生的VBE1和VBE2電壓輸出至后端電路， 不僅提高了對(duì)后端電路驅(qū)動(dòng)能力， 也避免了對(duì)后端電路充放電導(dǎo)致的核心晶體管偏置電流發(fā)生變化， 進(jìn)一步提高了系統(tǒng)的穩(wěn)定性和精度.

2.2 縮放式模數(shù)轉(zhuǎn)換器

設(shè)計(jì)的溫度前端電路產(chǎn)生VBE1/ΔVBE的比值X在 -55～125 ℃范圍內(nèi)的取值為25.510至7.405， 可將該比值分為整數(shù)部分和小數(shù)部分， 即X=N+n， 其中整數(shù)部分N通過較為粗略的SAR階段來量化， 小數(shù)部分n則通過較為精細(xì)的Sigma-Delta階段來量化.

ADC在粗量化階段， 通過SAR邏輯確定整數(shù)部分N， 如圖4(a)所示, 細(xì)量化階段如圖4(b)所示. 以粗量化階段得到結(jié)果作為細(xì)量化的基準(zhǔn)， 將量化范圍縮小至N和(N+ 1)之間， 從而可以使用Sigma-Delta ADC以更高的分辨率確定小數(shù)部分n. 通過粗量化階段， 縮小了細(xì)量化階段的量化范圍， 降低了對(duì)Sigma-Delta ADC的分辨率的要求， 因此只需使用一階Sigma-Delta電路.

圖4 縮放式ADC的量化過程示意圖Fig.4 Block diagram of the quantification process of Zoom ADC

設(shè)計(jì)的縮放式ADC電路結(jié)構(gòu)如圖5所示， 整個(gè)ADC分為采樣保持電路、 積分電路、 比較器和邏輯電路， 通過共用一個(gè)積分電路將SAR、 Sigma-Delta ADC兩部分結(jié)合在一起， 降低了系統(tǒng)的復(fù)雜度和電路的功耗.

圖5 ZOOM ADC的電路結(jié)構(gòu)Fig.5 Circuit diagram of the ZOOM ADC

高溫條件下， 開關(guān)的泄漏電荷會(huì)變得更嚴(yán)重. 特別考慮所采用的CMOS互補(bǔ)開關(guān)尺寸， 利用PMOS、 NMOS的泄漏正負(fù)電荷相互抵消以降低對(duì)積分電路的影響. 同時(shí)設(shè)計(jì)高靈敏度的比較器， 使其在低溫下仍可以分辨很小的電壓差以獲取正確比較結(jié)果， 由此提高在高低溫下的量化精度.

Zoom ADC在相關(guān)的控制時(shí)鐘信號(hào)驅(qū)動(dòng)下對(duì)輸入信號(hào)進(jìn)行量化. 如圖6(a)所示， CLK1、 CLK2是一對(duì)非交疊時(shí)鐘信號(hào)， 當(dāng)CLK1=1, CLK2=0時(shí)， CLK1開關(guān)導(dǎo)通， CLK2開關(guān)斷開， ADC 工作在采樣模式， 采樣電容CS(或電容陣列)對(duì)輸入信號(hào)進(jìn)行采樣. 當(dāng)CLK1=0, CLK2=1時(shí)， 電路工作在積分模式， CS(或電容陣列)上的電荷將轉(zhuǎn)移至積分電容Cint上. 當(dāng)CLK3=1時(shí)， 開關(guān)S1接到地， 此時(shí)的輸入信號(hào)為VBE1， 開關(guān)S2接通， 通過采樣電容CS進(jìn)行采樣和積分. 而當(dāng)CLK3=0時(shí)， 開關(guān)S1接至輸入端， 此時(shí)的輸入信號(hào)為(VBE1-VBE2= -ΔVBE)， 開關(guān)S2斷開， 電容陣列在邏輯控制電路下接入電路的電容值如下式所示， 并以這些電容對(duì)-ΔVBE進(jìn)行采樣積分， 在對(duì)兩個(gè)信號(hào)進(jìn)行積分采樣后， 比較器將進(jìn)行一次比較操作， 得到VBE1與k·ΔVBE的大小比較結(jié)果.

圖6 縮放式ADC的時(shí)序圖 Fig.6 Timing diagram of zoom ADC

(S4×24+S3×23+S2×22+S1×21+S0×20+SS)C0

(12)

ADC完整工作周期包括了SAR階段和Σ-Δ階段， 如圖6(b)所示. 其中， SAR階段為5個(gè)CLK3周期. 在每個(gè)CLK3周期開始時(shí)， 積分電容都要進(jìn)行復(fù)位清零， 再開始采樣和積分， 并在積分電路完成積分和比較后， CLK_SAR時(shí)鐘將驅(qū)動(dòng)SAR邏輯獲取比較器的輸出， 從而確定SAR邏輯的輸出B4～B0. 此階段CLK_SD保持為零， 令SS保持?jǐn)嚅_， 以公式(12)所示方式控制電容陣列中接入對(duì)應(yīng)個(gè)數(shù)的采樣電容. 在此后的256個(gè)CLK3周期則是Σ-Δ階段. 僅在一開始對(duì)積分電容進(jìn)行一次復(fù)位清零， 由于SAR邏輯不再變化， 因此S4-S0開關(guān)狀態(tài)也將保持不變. 而開關(guān)SS將根據(jù)前一周期的比較結(jié)果BS變化， 對(duì)-ΔVBE采樣的電容個(gè)數(shù)為N(BS=0)或N+1(BS=1)， 如果此階段比較器的輸出占空比為φ. 根據(jù)Σ-Δ基本原理， 有：

由公式(13)可知， 通過求得Σ-Δ階段的比較器輸出BS的占空比φ， 即可求得VBE與ΔVBE比值的小數(shù)部分. ADC的出量化值X為：

X=B4×24+B3×23+B2×22+B1×21+B0×20+φ

(14)

3 芯片版圖設(shè)計(jì)與電路仿真結(jié)果

芯片的完整版圖如圖7所示， 總面積780 μm × 800 μm， 其中核心面積為380 μm × 480 μm， 小面積有利于與頻率源等電路實(shí)現(xiàn)片上集成.

圖7 電路版圖Fig.7 Layout of the circuit

在不同溫度點(diǎn)下對(duì)設(shè)計(jì)的溫度傳感器進(jìn)行仿真， 根據(jù)式(14)計(jì)算得不同溫度下的X值， 通過公式(7)計(jì)算得到相對(duì)應(yīng)的μ， 并將在-55和125 ℃ 兩個(gè)溫度點(diǎn)獲取的μ代入式(8)求得換算系數(shù)A、B， 再將A、B代入-55～125 ℃范圍的其他溫度點(diǎn)的數(shù)據(jù)計(jì)算， 得到讀出tout和t誤差如圖8所示， 部分溫度點(diǎn)下測(cè)量和計(jì)算的數(shù)據(jù)如表1所示， 而與部分BJT基CMOS溫度傳感器的性能對(duì)比如表2所示.

圖8 測(cè)量結(jié)果 Fig.8 Measure results

表1 不同溫度點(diǎn)下的測(cè)溫?cái)?shù)據(jù)及誤差

表2 CMOS溫度傳感器性能比較

4 結(jié)語

基于雙極型晶體管的溫度特性， 采用TSMC 0.18 μm CMOS工藝設(shè)計(jì)了一種BJT基的片上CMOS溫度傳感器. 仿真結(jié)果表明， 在1.8 V的電源電壓下， 電路的平均功耗為240 μW， 在-55～125 ℃的測(cè)溫范圍內(nèi)， 經(jīng)兩點(diǎn)擬合校正后的溫度測(cè)量誤差小于±0.5 ℃， 能夠與頻率源電路實(shí)現(xiàn)片上集成并提供較為精確的溫度信號(hào).