身為信息化時(shí)代的戰(zhàn)略要地，芯片領(lǐng)域一直都是各大巨頭頻頻出招、爭(zhēng)奪先手的戰(zhàn)場(chǎng)。而科技戰(zhàn)、疫情背景下的“全球缺芯”局面，更是將其關(guān)注度炒到了炙手可熱的地步：產(chǎn)能也好，制程也好，封裝也好，處處硝煙彌漫，誰勝誰負(fù)不但影響著全球半導(dǎo)體產(chǎn)業(yè)的發(fā)展，對(duì)各大經(jīng)濟(jì)體的力量消長(zhǎng)同樣至關(guān)重要。美國(guó)時(shí)間8月22日，Hot Chips 33芯片大會(huì)在線上舉行。大會(huì)計(jì)劃三天，頭一天就是“封裝日”，英特爾、AMD、臺(tái)積電輪番登場(chǎng)，闡述自家的2.5D/3D封裝技術(shù)和產(chǎn)品。

從二維走向三維

與制程一樣，封裝技術(shù)的進(jìn)化也是以“輕、薄、短、小”為導(dǎo)向。如果簡(jiǎn)單粗暴地理解，封裝相當(dāng)于芯片的外殼，但除了最顯而易見的物理保護(hù)、散熱控制之外，它還承擔(dān)著規(guī)格標(biāo)準(zhǔn)化、調(diào)整實(shí)裝等作用。

成品芯片是一連串工序之后的最終產(chǎn)物，因此仍然適用“木桶原理”—封裝原理和工藝，也是決定儲(chǔ)水多少的木板之一。

正是因?yàn)檫@一原因，封裝技術(shù)一直都隨著芯片整體工藝發(fā)生進(jìn)化。20世紀(jì)80年代，以QFP、QFG、LCC為代表的表面貼片式封裝（SMT）出現(xiàn)，替代上一代的引腳插入式封裝（THM），PCB組裝密度由此大幅提升;90年代，隨著I /O引腳數(shù)劇增、功耗增加、性能要求更高，球柵陣列封裝（BGA）成為新的主流。

不管是消費(fèi)電子，還是航空航天等更為“高精尖”的領(lǐng)域，芯片小型化、輕型化、薄型化的進(jìn)化方向是一致的，由此推動(dòng)著封裝工藝由此前的二維平面向Z軸擴(kuò)展，這就是通稱的3D封裝技術(shù)，也是今后相當(dāng)長(zhǎng)時(shí)間內(nèi)封裝工藝進(jìn)化的主流方向。

已經(jīng)冒頭的實(shí)例

在幾家大佬的產(chǎn)品中，2.5D/3D封裝的若干應(yīng)用實(shí)例已經(jīng)涌現(xiàn)出來。

去年2月，英特爾官宣了第一款3 D 封裝CPU“Lakefield”，它使用Foveros 3D技術(shù)封裝，尺寸不過一個(gè)指甲蓋大小，最高功耗不高于7W。

僅僅一個(gè)月后，AMD就在自家財(cái)務(wù)分析日上透露了新的封裝技術(shù)“X3D”，這是一種將3D封裝和2.5D封裝結(jié)合的技術(shù)。實(shí)際上，AMD對(duì)2.5D封裝下手并不晚，它的HBM顯存2.5D封裝可以追溯到2015年。

英偉達(dá)的GPU、賽靈思的FPGA則選擇以CoWoS作為技術(shù)基礎(chǔ)，蘋果處理器A 11來自InFO—二者都是臺(tái)積電的2.5D封裝技術(shù)。順便說一句，在貿(mào)易戰(zhàn)開打之前，英偉達(dá)、賽靈思和華為海思被認(rèn)為是CoWoS最大的三個(gè)客戶。

今年5月，三星推出了自己的新一代2.5D封裝技術(shù)—I - Cube4。除此之外，Amkor（安靠）、日月光等專攻封測(cè)的企業(yè)也在2.5D/3D領(lǐng)域有所布局，但其技術(shù)力、影響力與前幾名巨頭相比，仍有不小的差距。

工藝發(fā)源：異構(gòu)整合理念

2.5D/3D封裝技術(shù)的爆紅，最原始的推力仍然來自需求—AI技術(shù)、車聯(lián)網(wǎng)、5G網(wǎng)絡(luò)等領(lǐng)域飛速發(fā)展，無不需要高算力、高傳輸、低延遲、低耗能、小體積的芯片，簡(jiǎn)而言之，市場(chǎng)需要芯片更“強(qiáng)”，越強(qiáng)越好。

然而摩爾定律逐漸放緩，來自電子層面和物理層面的限制不斷加大先進(jìn)制程的攀升難度。“換個(gè)進(jìn)攻方向”的異構(gòu)整合（HI DAS）概念得到了來自芯片生產(chǎn)、設(shè)計(jì)、封測(cè)從業(yè)者的加碼重視。

所謂“異構(gòu)整合”，是指將兩個(gè)或者更多的芯片整合成一個(gè)整體，通過堆疊、互連等手段獲得更小的體積、更高的效率。不同從業(yè)者以此概念為出發(fā)點(diǎn)選擇各自的道路，2.5D封裝、3D 封裝、Chiplets等如今當(dāng)紅的封裝技術(shù)，也就雨后春筍般成長(zhǎng)起來。

之所以有“2.5D”這個(gè)說法，表達(dá)的其實(shí)是“不是嚴(yán)格意義上的3D”這么一重意思—被歸入2.5D的工藝往往需要借助中介層來實(shí)現(xiàn)異構(gòu)，而3D封裝工藝則使用TSV（硅通孔技術(shù)）互連。

當(dāng)芯片封裝工藝突破平面限制，組裝效率可以得到大幅提升;此外，芯片的直接互連顯著縮短了互連線的長(zhǎng)度，信號(hào)傳輸更快、干擾更小;如果將多個(gè)不同芯片堆疊在一起，則單個(gè)封裝體可以實(shí)現(xiàn)更多的功能。正是這一系列優(yōu)勢(shì)，使得以3D 封裝為代表的異構(gòu)整合工藝擁有廣闊的發(fā)展空間。

英特爾：Foveros 3D

幾十年以來，英特爾在芯片領(lǐng)域當(dāng)然稱得上領(lǐng)頭大佬，率先提出摩爾定律的戈登·摩爾就是英特爾創(chuàng)始人之一。但世易時(shí)移，英特爾在接連幾個(gè)制程節(jié)點(diǎn)上的“不給力”，難免讓人對(duì)其技術(shù)領(lǐng)導(dǎo)力失去了一些信心。

幸好失之東隅、收之桑榆，在封裝這一領(lǐng)域，英特爾入局既不晚、速度也挺快。

雖然目前的“當(dāng)紅頭牌”是3D封裝工藝，英特爾也并不是沒有致力過2.5D，該技術(shù)被稱為“EMIB”—嵌入式多芯片互連橋接，也被叫作“膠水封裝”。通過比一粒米更小的復(fù)雜多層薄硅片，實(shí)現(xiàn)相鄰芯片之間高速大量傳輸數(shù)據(jù)的目標(biāo)。由此不但大幅度縮減芯片體積，傳輸帶寬值更得到了85%的提升。

英特爾將EMIB技術(shù)用到了各類不同產(chǎn)品上，截至去年，英特爾出貨的EMIB封裝芯片已經(jīng)超越了200萬大關(guān)。當(dāng)然其中最具有代表性的還是KabyLake-G，在這款CPU中，一貫被視作死對(duì)頭的英特爾和AMD竟然完成了“合體”，Vega GPU和HBM顯存之間的整合就是通過EMIB完成的。

而它的3D封裝工藝Foveros 3D，則是與其產(chǎn)品樣品同步發(fā)布的，英特爾隨即表示，量產(chǎn)也就是分分鐘的事。

全球范圍內(nèi)，首次為CPU處理器引入3D堆疊設(shè)計(jì)，英特爾是第一個(gè)。得益于這一技術(shù)，多芯片封裝不再局限于同一平面，立體組合得以大大提高集成密度，更合理、更靈活地整合不同工藝、結(jié)構(gòu)、用途的芯片。

值得注意的是，在英特爾的技術(shù)路線中，F(xiàn)overos 3D與2.5D EMIB并不是有我沒你的迭代關(guān)系。英特爾仍在繼續(xù)研發(fā)下一代的EMIB技術(shù)，F(xiàn)overos Omni和Foveros Direct這樣的新技術(shù)也在穩(wěn)步推進(jìn)之中，并預(yù)計(jì)將在2023年量產(chǎn)。

他們甚至還計(jì)劃將Foveros和EMIB這兩種封裝技術(shù)用到同一塊芯片上去，這一新的封裝技術(shù)被命名為CO-EMIB。用個(gè)通俗的比喻，EMIB負(fù)責(zé)橫向的連結(jié)，就像是每層樓可以規(guī)劃為若干個(gè)不同的功能區(qū);Foveros負(fù)責(zé)縱向堆疊，就像是大樓可以修建出很多層;而各個(gè)區(qū)域之間還需要有樓梯間、有天橋、有夾層，從而保證芯片組合過程中的適配性和自由度。

英特爾已經(jīng)放出話了—GPU產(chǎn)品PonteVecchio將是首個(gè)同時(shí)使用EMIB和第二代Foveros技術(shù)的例子。

擔(dān)任CEO的Pat Gelsinger曾經(jīng)說過“英特爾需要加速創(chuàng)新的節(jié)奏”，這話聽著多少有些居安思危的意味，但如果聯(lián)系到封裝工藝上來看，倒是相當(dāng)合適。

AMD：X3D

而身為英特爾的“老對(duì)手”，AMD涉足2.5D封裝的時(shí)間甚至更早。早在2015年，2.5D HBM高帶寬內(nèi)存集成已經(jīng)被使用在Fury X顯卡之中。這一機(jī)制能夠使顯存占據(jù)的空間顯著縮減，不過由于顯存溫度和核心溫度兩者疊加，對(duì)溫度控制要求甚高，再加上該產(chǎn)品的顯存只有4GB，終究還是妥協(xié)了不少。

在這一階段，AMD之所以選擇通過中介層實(shí)現(xiàn)的2.5D封裝，大部分推測(cè)認(rèn)為是出于降低風(fēng)險(xiǎn)的目的，畢竟當(dāng)時(shí)支撐3D封裝的TSV互連技術(shù)仍不成熟。

之后AMD也做出過不少持續(xù)努力，從Chiplets小芯片一步一步走到如今的“X3D”，但總體來說，在3D封裝這個(gè)節(jié)點(diǎn)上還是被英特爾甩在后面了一截。至于今后怎么辦，AMD一邊向臺(tái)積電下訂單，一邊也繼續(xù)公布自家的封裝技術(shù)路線圖，看來是打著“兩條腿走路”的主意。

臺(tái)積電：3D Fabric

與前兩者不同，臺(tái)積電從很早就自帶“代工”標(biāo)簽，因此關(guān)于芯片本身的機(jī)遇和需求，某種程度上來說往往更為敏感——2011年，其創(chuàng)始人張忠謀就宣布要在封裝領(lǐng)域發(fā)力了。

兩三年后，CoWoS技術(shù)問世并投入量產(chǎn)，但最初期由于價(jià)格偏高并不太受廠商歡迎，主要客戶甚至只有賽靈思一家。直到高效能芯片的需求逐漸帶飛，CoWoS技術(shù)才真正成為炙手可熱的選項(xiàng)。

為了適配客戶的更多需求，臺(tái)積電還開發(fā)了另一種價(jià)格較低的2.5D封裝技術(shù)，這就是蘋果用在iPhone 7與7Plus上的InFO封裝技術(shù)。甚至有分析認(rèn)為，臺(tái)積電從A11開始、接連兩代吃下iPhone處理器大單，搶走了三星的一大塊蛋糕，一個(gè)重要原因便是InFO封裝技術(shù)的應(yīng)用。

去年，臺(tái)積電還對(duì)自家的CoWoS 2.5D封裝工藝進(jìn)行了升級(jí)，可支持芯片尺寸、最大傳輸帶寬都得到了進(jìn)一步優(yōu)化，官方數(shù)據(jù)稱性能較2016年有將近2.7倍的提升。CoWoS和InFO兩大2.5D封裝技術(shù)的市場(chǎng)反響向好，也助力臺(tái)積電在該領(lǐng)域累積了更多優(yōu)勢(shì)。

在此基礎(chǔ)上，臺(tái)積電也開始自己進(jìn)軍3D的步伐。去年8月底，臺(tái)積電總裁魏哲家表示，2D微縮已不足以支撐系統(tǒng)整合的需求，要滿足對(duì)效能、尺寸和功能的需求，3D封裝的時(shí)代已經(jīng)到來。而臺(tái)積電旗下已有的SoIC、InFO、CoWoS等封裝技術(shù)自此全部整合，命名為3D Fabric，這就是臺(tái)積電的3D封裝技術(shù)平臺(tái)。 臺(tái)積電官方表示，3D Fabric首次將后端和前端3D技術(shù)結(jié)合在一起，是“業(yè)界最完整且最多用途的解決方案”。在今年之內(nèi)，將有5座3D Fabric專用晶圓廠建立起來。

后記

觀察未來走向，云計(jì)算、大數(shù)據(jù)、AI技術(shù)、車聯(lián)網(wǎng)、高效能運(yùn)算（HPC）等新的需求涌現(xiàn)，必然帶來對(duì)芯片工作負(fù)載、功耗效率的更高要求。高端芯片客戶也呈現(xiàn)出逐漸向7nm/5nm甚至以上節(jié)點(diǎn)遷移的趨勢(shì)，這一切要求業(yè)界必須先爭(zhēng)奪技術(shù)工藝制高點(diǎn)，才能談得上市場(chǎng)的穩(wěn)固。

對(duì)于提早在3D封裝領(lǐng)域攻城略地的公司來說，能夠做出高存儲(chǔ)、高速度、小尺寸、夠靈活的芯片，這本身就是下一輪搏殺中占據(jù)先手的硬實(shí)力。英特爾、AMD、臺(tái)積電都將封裝領(lǐng)域視為必爭(zhēng)之地，也正是出于這一原因。