陳 光，趙忠凱

(哈爾濱工程大學(xué)，黑龍江 哈爾濱 150001)

0 引 言

近些年來(lái)，隨著技術(shù)的發(fā)展，應(yīng)用于軍事上的雷達(dá)信號(hào)偵察平臺(tái)也在不斷更新。無(wú)人機(jī)技術(shù)的快速發(fā)展使其在軍事上得到了應(yīng)用，將偵察平臺(tái)部署到無(wú)人機(jī)上對(duì)偵察平臺(tái)的體積與功耗都提出了挑戰(zhàn)。小型化、低功耗成為了無(wú)人機(jī)偵察平臺(tái)的發(fā)展方向和研究難點(diǎn)。

在電子對(duì)抗中，偵察功能的實(shí)現(xiàn)包括脈沖描述字(PDW)測(cè)量及脈沖信號(hào)分選，當(dāng)非合作方有多部雷達(dá)同時(shí)工作時(shí)，信號(hào)分選就顯得尤為重要，通過分選可以得出每部雷達(dá)的位置信息及脈沖信號(hào)的重頻、脈寬、頻率等參數(shù)，是獲取敵方情報(bào)的重要手段，為下一步采取行動(dòng)提供參考。目前，分選算法在工程上多是基于數(shù)字信號(hào)處理器(DSP)實(shí)現(xiàn)的，實(shí)現(xiàn)方案未考慮脈沖描述字的測(cè)量，不具備完整性。

因此本文根據(jù)偵察功能在硬件平臺(tái)上實(shí)現(xiàn)的特點(diǎn)，選擇Xilinx公司的新一代片上系統(tǒng)(SoC)芯片ZYNQ實(shí)現(xiàn)。該芯片的可編程邏輯(PL)部分為現(xiàn)場(chǎng)可編程門陣列(FPGA)，處理系統(tǒng)(PS)部分為ARM微處理單元，芯片內(nèi)部集成了多種通信接口，便于兩部分之間進(jìn)行數(shù)據(jù)傳輸。相較于早期偵察平臺(tái)的FPGA+DSP架構(gòu)，ZYNQ芯片的FPGA+ARM架構(gòu)的解決方案，既避免了板間的數(shù)據(jù)交互，又降低了系統(tǒng)功耗，較為符合無(wú)人化平臺(tái)的需求。

1 偵察功能

本文設(shè)計(jì)在PL部分實(shí)現(xiàn)脈沖描述字的測(cè)量，PS部分使用預(yù)分選與主分選完成信號(hào)分選功能，且兩部分之間以DDR3存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)媒介，通過高級(jí)可擴(kuò)展接口(AXI)通信。偵察功能實(shí)現(xiàn)的系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 偵察功能實(shí)現(xiàn)的系統(tǒng)結(jié)構(gòu)

1.1 脈沖描述字測(cè)量

通過測(cè)量脈沖描述字，可獲取表征脈沖信號(hào)特點(diǎn)的參數(shù)，作為后續(xù)分選的依據(jù)。通過Cordic算法可測(cè)出脈沖信號(hào)的瞬時(shí)相位與幅度，經(jīng)過一階差分計(jì)算可得到信號(hào)的瞬時(shí)頻率，實(shí)現(xiàn)瞬時(shí)測(cè)頻。在1個(gè)脈沖內(nèi)，將脈沖瞬時(shí)頻率的最大值與最小值做差即可求出信號(hào)的帶寬，將同一脈沖的起始點(diǎn)的到達(dá)時(shí)間與脈沖結(jié)束點(diǎn)的到達(dá)時(shí)間做差可求得脈寬。將第個(gè)脈沖的到達(dá)時(shí)間與第+1個(gè)脈沖的到達(dá)時(shí)間做差可求得脈沖重復(fù)間隔。脈沖的到達(dá)角(DOA)信息由偵察模塊采用多基線相位干涉儀方法測(cè)得。綜合上述參數(shù)，即組成了脈沖信號(hào)的PDW，計(jì)算原理如圖2所示。

圖2 脈沖描述字測(cè)量原理

1.2 信號(hào)分選

脈沖信號(hào)的分選包括預(yù)分選與主分選，預(yù)分選主要是將高密度的脈沖流進(jìn)行稀釋，減輕主分選的壓力，為主分選做準(zhǔn)備。主分選將對(duì)預(yù)分選輸出的每個(gè)子類進(jìn)行基于的細(xì)分，并最終輸出每部雷達(dá)的參數(shù)信息，分選流程如圖3所示。

圖3 信號(hào)分選整體流程圖

1.2.1 預(yù)分選

聚類算法作為目前工程上常用的分類算法之一，具有計(jì)算量小、原理簡(jiǎn)單、實(shí)現(xiàn)便捷、分類準(zhǔn)確率高的特點(diǎn)。根據(jù)PDW的參數(shù)特點(diǎn)，預(yù)分選采用層次聚類算法。

層次聚類是根據(jù)待分類數(shù)據(jù)不同維度的參數(shù)，一層一層地進(jìn)行聚類，這里使用分裂型層次聚類法，由上向下將大的類別分割。初始時(shí)，將所有的樣本歸為一個(gè)類簇，然后依據(jù)樣本閾值或聚類數(shù)目要求，進(jìn)行逐層的分裂，直到滿足條件。在進(jìn)行預(yù)分選時(shí)，首先以脈沖數(shù)據(jù)的DOA為依據(jù)進(jìn)行第1層聚類，將多組PDW進(jìn)行聚類;然后在第1層聚類結(jié)果的基礎(chǔ)上，以為依據(jù)進(jìn)行第2層聚類;依此類推，第3層以為依據(jù)，逐層細(xì)分，最終輸出每個(gè)PDW子類，后續(xù)再對(duì)每個(gè)子類進(jìn)行主分選。

1.2.2 主分選

主分選包括序列差值直方圖(SDIF)算法、參差校驗(yàn)、捷變頻校驗(yàn)與抖動(dòng)分析，在預(yù)分選輸出的聚類結(jié)果中，依次對(duì)每一個(gè)PDW子類中的脈沖進(jìn)行處理，采用SDIF算法進(jìn)行信號(hào)分選。SDIF算法主要由PRI測(cè)定和序列搜索2個(gè)步驟組成。在進(jìn)行SDIF算法后，還需要進(jìn)行參差校驗(yàn)、捷變頻校驗(yàn)與抖動(dòng)分析。通過參差校驗(yàn)可以分選出含有子PRI的參差雷達(dá)，而通過捷變頻校驗(yàn)則可以識(shí)別出載頻捷變的雷達(dá)。抖動(dòng)分析可以分析出PRI在一定范圍內(nèi)變化的抖動(dòng)雷達(dá)信號(hào)，并給出抖動(dòng)范圍。主分選過程中的各個(gè)步驟如圖4所示。

圖4 主分選流程圖

在進(jìn)行PRI測(cè)定時(shí)，檢測(cè)門限關(guān)系到PRI值的可靠性以及準(zhǔn)確性。在有限采樣時(shí)間內(nèi)，脈沖間隔與脈沖數(shù)量成反比。故門限與總脈沖數(shù)成正比，與脈沖間隔成反比，即：

(1)

式中：為小于1的常數(shù)。

假設(shè)采樣時(shí)間內(nèi)有多部雷達(dá)脈沖信號(hào)，相鄰脈沖間隔將服從Poisson分布。將采樣時(shí)間分為個(gè)脈沖子間隔，在時(shí)間間隔=-內(nèi)有個(gè)隨機(jī)Poisson出現(xiàn)的概率為：

(2)

()=(-)e-

(3)

式中：為總的脈沖數(shù)目；為差的級(jí)數(shù)；為小于1的常數(shù)；為采樣時(shí)間；一般通過實(shí)驗(yàn)來(lái)確定。

1.3 分選算法驗(yàn)證與性能分析

為驗(yàn)證上述算法的正確性與穩(wěn)定性，對(duì)其進(jìn)行仿真測(cè)試。設(shè)置產(chǎn)生8部不同類型的雷達(dá)脈沖信號(hào)數(shù)據(jù)，雷達(dá)類型包括常規(guī)雷達(dá)、參差雷達(dá)、抖動(dòng)雷達(dá)和捷變頻雷達(dá)，其中參差雷達(dá)括號(hào)中數(shù)據(jù)代表子PRI的值，抖動(dòng)雷達(dá)括號(hào)中數(shù)據(jù)代表PRI的抖動(dòng)率，捷變頻雷達(dá)括號(hào)中代表跳頻間隔與跳頻點(diǎn)數(shù)，每部參數(shù)如表1所示。

仿真條件為模擬實(shí)際環(huán)境中5%的脈沖信號(hào)丟失率和8%的噪聲干擾，其中到達(dá)時(shí)間精度為1 μs，脈寬的精度為1 μs，載頻的精度為1 MHz，到達(dá)角精度為1°。

8部混合雷達(dá)分選的仿真結(jié)果如表2所示，首先，輸出的雷達(dá)部數(shù)與類型都與表1吻合；其次，在精度允許范圍內(nèi)，每部雷達(dá)對(duì)應(yīng)的參數(shù)都正確，證明上述分選算法能夠正確分選出8部雷達(dá)。

表1 8部混合雷達(dá)仿真參數(shù)設(shè)置

表2 8部混合雷達(dá)仿真結(jié)果

根據(jù)表1的參數(shù)進(jìn)行設(shè)置，進(jìn)行1 000次蒙特卡洛實(shí)驗(yàn)，分選的結(jié)果用分選正確率表示。若分選出的雷達(dá)部數(shù)與類型都正確，且到達(dá)角誤差在3°內(nèi)，PRI誤差在10 μs以內(nèi)，載頻誤差在3 MHz以內(nèi)，脈寬誤差在3 μs以內(nèi)，則認(rèn)為分選正確。本算法在應(yīng)對(duì)復(fù)雜環(huán)境的時(shí)候，具有良好的分選性能，平均分選正確率達(dá)到90%以上，該結(jié)果滿足在復(fù)雜的電磁環(huán)境下對(duì)于分選性能的需求。在仿真條件下，算法的良好分選性能為下一步的硬件實(shí)現(xiàn)提供了重要的參考依據(jù)。

2 偵察功能的高效實(shí)現(xiàn)

在高效實(shí)現(xiàn)方面，算法的執(zhí)行效率、數(shù)據(jù)的傳輸速率都是至關(guān)重要的考慮因素。系統(tǒng)的整體性能不僅取決于各個(gè)功能模塊的執(zhí)行速度，還與各個(gè)模塊間的協(xié)作程度有關(guān)。

2.1 軟硬件協(xié)同處理

ZYNQ芯片的軟硬件協(xié)同設(shè)計(jì)能力是其最具代表性的優(yōu)勢(shì)之一，在實(shí)現(xiàn)中要充分結(jié)合PS與PL各自的優(yōu)勢(shì)進(jìn)行合理的功能劃分。脈沖描述字的測(cè)量?jī)H需要移位和加法的迭代操作，可在可編程邏輯門陣列中高效實(shí)現(xiàn)，所以將脈沖描述字測(cè)量功能分配給PL實(shí)現(xiàn)。而將需要進(jìn)行浮點(diǎn)運(yùn)算與循環(huán)運(yùn)行較多的分選算法分配給PS部分，通過C語(yǔ)言編程實(shí)現(xiàn)，得到高精度的分選結(jié)果，達(dá)到揚(yáng)長(zhǎng)避短、優(yōu)勢(shì)互補(bǔ)的效果。

除此之外，ZYNQ提供了PS與PL之間多種數(shù)據(jù)傳輸?shù)姆桨?，考慮到PL端測(cè)量脈沖描述字將產(chǎn)生大量數(shù)據(jù)，所以將PL端數(shù)據(jù)寫入存儲(chǔ)到大容量的DDR3中，同時(shí)也便于PS端讀取。綜合上述因素，本文使用AXI_HP高性能接口。

使用PYNQ-Z2作為測(cè)試的評(píng)估板，板載ZYNQ芯片型號(hào)為XC7Z020，對(duì)AXI_HP接口的實(shí)際讀寫帶寬速率進(jìn)行測(cè)試，測(cè)試時(shí)鐘速率設(shè)置為100 MHz，分別測(cè)試了單端口和四端口情況下的速率，結(jié)果如表3所示。

表3 AXI_HP通道讀寫速率(單位MB/s)對(duì)比

通過對(duì)比容易看出，測(cè)試值與理論值相差較大。主要原因是，該理論值的計(jì)算是接口寬度直接乘以時(shí)鐘速率，不包括任何的協(xié)議開銷。而在實(shí)際測(cè)試中，無(wú)論是單端口還是多端口的讀寫測(cè)試都要遵循傳輸協(xié)議，這將消耗一部分時(shí)間，導(dǎo)致測(cè)試值無(wú)法達(dá)到理論值的速率。

2.2 系統(tǒng)性能測(cè)試

2.2.1 運(yùn)行時(shí)間測(cè)試

在評(píng)估板裸機(jī)狀態(tài)下測(cè)試分選程序的運(yùn)行時(shí)間，以333組PDW數(shù)據(jù)為例，順序完成分選的各環(huán)節(jié)所需時(shí)間消耗如表4所示。

表4 單核分選耗時(shí)分析

由表4容易看出，總的分選時(shí)間為3.3 ms左右，在實(shí)際的電子偵察環(huán)境下，ms級(jí)的分選反應(yīng)時(shí)間足以滿足系統(tǒng)對(duì)于偵察功能的需求。

2.2.2 分選結(jié)果對(duì)比

下面對(duì)硬件實(shí)現(xiàn)分選算法的正確性進(jìn)行測(cè)試。仿真產(chǎn)生與表1設(shè)置參數(shù)相同的固定數(shù)目PDW數(shù)據(jù)，導(dǎo)入到評(píng)估板中，PS端首先讀取數(shù)據(jù)，然后進(jìn)行分選，最后將分選結(jié)果上傳至上位機(jī)顯示，上位機(jī)接收到的分選結(jié)果如圖5所示。

對(duì)比表2的仿真結(jié)果與圖5的實(shí)測(cè)結(jié)果，可知硬件實(shí)現(xiàn)的分選結(jié)果中，雷達(dá)部數(shù)與類型正確，且每部雷達(dá)的參數(shù)在誤差允許范圍內(nèi)與仿真結(jié)果相同，證明了分選算法在硬件實(shí)現(xiàn)上的正確性。

圖5 硬件實(shí)測(cè)結(jié)果上位機(jī)顯示

3 結(jié)束語(yǔ)

本文在基于ZYNQ的平臺(tái)上實(shí)現(xiàn)偵察功能，通過對(duì)比上板實(shí)測(cè)結(jié)果與仿真結(jié)果，分選功能可以較為準(zhǔn)確地分選出多部雷達(dá)，符合實(shí)際需求。該方案使用了較為先進(jìn)的ZYNQ芯片，并在實(shí)現(xiàn)功能時(shí)充分發(fā)揮各部分的優(yōu)勢(shì)，為小型化無(wú)人平臺(tái)實(shí)現(xiàn)偵察功能提供了新穎的解決思路，對(duì)工程應(yīng)用具有重要的參考價(jià)值。