閆紀(jì)源 梁貴書 段祺君 阮浩鷗 康玉嬋 彭程凱 謝 慶

（1. 華北電力大學(xué)新能源電力系統(tǒng)國家重點實驗室 北京 102206 2. 華北電力大學(xué)電力與電子工程系 保定 071003）

0 引言

氣體絕緣輸電線路（Gas Insulated transmission Lines, GIL）具有輸電容量大、安裝和運維方便、不受惡劣氣候影響等特點，在快速發(fā)展的高壓直流輸電系統(tǒng)中得到了大量的應(yīng)用[1-4]。氧化鋁/環(huán)氧樹脂（Al2O3-ER）復(fù)合材料因機(jī)械強(qiáng)度高、電氣性能優(yōu)良、制備簡單而作為GIL內(nèi)盆式絕緣子的常用材料[5-7]。然而盆式絕緣子在直流高壓下會積聚大量表面電荷，長時間運行有可能造成局部放電甚至發(fā)生沿面閃絡(luò)，成為電力系統(tǒng)安全穩(wěn)定運行的隱患[8-10]。

對于絕緣材料的沿面閃絡(luò)研究，國內(nèi)外學(xué)者通過表面處理[11-14]和填料摻雜[15-18]等方法來優(yōu)化電場分布、加快表面電荷消散，進(jìn)而提升材料的沿面閃絡(luò)性能。對于表面處理方法，李傳揚(yáng)等通過磁控濺射法在絕緣材料表面沉積Cr2O3薄膜，進(jìn)而抑制表面電荷的注入[19]。張冠軍等通過噴砂、激光刻蝕、砂紙打磨等方法調(diào)控材料的表面粗糙度，并研究表面形貌與閃絡(luò)電壓的關(guān)系[20-22]。安振連等通過表面氟化法提高了環(huán)氧樹脂的表面電導(dǎo)率、降低了陷阱深度并減少了表面電荷積聚[23]。以上方法雖然效果顯著，但設(shè)備造價昂貴并且改性時間較長，難以實現(xiàn)大規(guī)模的工業(yè)應(yīng)用。大氣壓等離子體射流（Atmospheric-Pressure Plasma Jet, APPJ）技術(shù)因設(shè)備簡單、操作方便、反應(yīng)效率高、環(huán)境友好、僅作用于材料表面而不影響材料內(nèi)部結(jié)構(gòu)等特點，成為近幾年來絕緣材料表面改性的研究熱點[24-26]。張冠軍等使用He/CF4混合氣體實現(xiàn)了環(huán)氧樹脂的APPJ氟化處理，發(fā)現(xiàn)隨著氟化時間的增長，材料的表面粗糙度不斷增加，憎水性逐漸增加，但材料的真空閃絡(luò)電壓先升后降[27]。謝慶等以正硅酸乙酯（Tetraethyl Orthosilicate, TEOS）為反應(yīng)前驅(qū)物，通過APPJ硅沉積方法在Al2O3-ER表面沉積SiCxHyOz薄膜，加快了材料的表面電荷消散速率并提升了閃絡(luò)性能[28]。邵濤等通過調(diào)整APPJ硅沉積的反應(yīng)物濃度[29]、氣體流速[30]、激勵電源[31]、電極結(jié)構(gòu)[32]等參數(shù)控制絕緣材料的表面粗糙度、水接觸角、表面官能團(tuán)等表面理化特性，并研究APPJ對絕緣材料表面電氣性能的影響機(jī)理。

目前的APPJ方法主要從構(gòu)造射流陣列、控制射流管運動等角度來擴(kuò)大處理面積，使樣片整體得到均勻的改性[33-34]。但實際工況下的電場為非均勻分布，對絕緣材料的均勻改性難以達(dá)到最佳的提升效果。有研究表明，通過摻雜ZnO、SiC等非線性電導(dǎo)填料可以實現(xiàn)絕緣材料對非均勻電場的自適應(yīng)調(diào)控[35-36]，并且填充位置和填充含量影響著盆式絕緣子的電場分布和功率損耗[37]。杜伯學(xué)等通過構(gòu)造表層功能梯度材料來主動調(diào)控材料的表面介電參數(shù)，進(jìn)而減少電場畸變[38]。李進(jìn)等通過仿真手段研究材料表層介電參數(shù)的最優(yōu)梯度分布，通過磁控濺射、表層氟化等方式實現(xiàn)材料的表面梯度改性，并提升材料的沿面閃絡(luò)性能[39-40]。

本文結(jié)合APPJ硅沉積技術(shù)與表層功能梯度改性思路，實現(xiàn)Al2O3-ER的表面階躍型梯度改性。通過測量未處理、均勻處理、梯度處理樣片的理化特性與電氣參數(shù)，分析了表面階躍型梯度改性對沿面閃絡(luò)性能的提升機(jī)理，給出了極不均勻電場下材料表面參數(shù)調(diào)控策略。

1 實驗裝置與方法

1.1 樣片制備與改性

本文所用Al2O3-ER樣片均由課題組自主制備。具體成分和配比見表1。制備時將所有原料按比例加入玻璃器皿并用機(jī)械攪拌機(jī)攪拌10min，然后將混合溶液放置入真空干燥箱中，在60℃的環(huán)境下進(jìn)行真空脫泡。同時將鐵制模具噴涂脫模劑后加熱至80℃，待混合溶液內(nèi)的氣泡全部升騰破裂后，將脫氣泡的溶液澆注到模具中并在真空干燥箱中加熱至120℃。在經(jīng)過2h的固化后即可得到直徑40mm，厚2mm的Al2O3-ER樣片。制備好的樣片需用裝有無水乙醇和去離子水的超聲清洗機(jī)中各清洗20min，再放入真空干燥箱內(nèi)室溫干燥24h后方可進(jìn)行改性處理。

表1 樣片成分和配比 Tab.1 The composition and proportion of samples

本文通過APPJ改性平臺，實現(xiàn)Al2O3-ER的表面均勻硅沉積與表面階躍型梯度硅沉積，等離子體表面硅沉積平面實驗裝置如圖1所示。全套裝置由南京蘇曼等離子科技有限公司研制，主要包括射流槍、氣路、電路三部分。射流槍由電路模塊、氣路模塊以及絕緣與固定部件組成。電路模塊以兩個直徑40mm、高20mm的鐵制圓柱作為高壓端與接地端，圓柱內(nèi)有4個2×2排列的小孔，孔徑8mm。氣路模塊為4根外徑8mm、內(nèi)徑4mm、長180mm的石英玻璃管。組裝時分別將玻璃管穿過高壓模塊與接地模塊，經(jīng)絕緣部件固定后即可使用。本文僅用其中兩根射流管。氣路部分包括兩路高純氬氣（純度≥99.999%）、質(zhì)量流量計、加熱裝置和作為反應(yīng)前驅(qū)物的TEOS。一路氬氣作為載氣，以1L/min的流速通入裝有前驅(qū)物的洗氣瓶中，同時加熱洗氣瓶至70℃；另一路氬氣以10L/min的流速與載氣充分混合，混合氣體再平均通入兩路射流管。電路部分方面，以高頻高壓電源（輸出電壓0~20kV、中心頻率50kHz）為等離子體激勵源，使用前將電源與射流槍的高壓端相連，射流槍接地端與0.1μF電容串 聯(lián)后接地。實驗時使用Tektronix DPO 2002B示波器監(jiān)視等離子體放電參數(shù)。當(dāng)電源電壓為4.5kV，電源頻率53kHz時，射流管端部會產(chǎn)生淡紫色火焰，此時通過升降平臺調(diào)整樣片表面與射流管端部的間距為15mm后，即可認(rèn)為改性開始并計時。

圖1 等離子體表面硅沉積平面 Fig.1 The plasma surface silicon deposition platform

在進(jìn)行等離子體表面階躍型梯度改性時，首先將樣片表面劃分為高場強(qiáng)區(qū)和低場強(qiáng)區(qū)，樣片分區(qū)示意圖如圖2所示。低場強(qiáng)區(qū)寬4mm，區(qū)域中心與樣片圓心重合；高場強(qiáng)區(qū)由兩塊寬2mm的矩形區(qū)域構(gòu)成，并且緊貼于低場強(qiáng)區(qū)兩側(cè)。實驗時兩類區(qū)域單獨處理，即在處理高場強(qiáng)區(qū)時，使用遮擋裝置蓋住低場強(qiáng)區(qū)以避免相互干擾。由于高場強(qiáng)區(qū)由兩塊區(qū)域組成并且相距較遠(yuǎn)，導(dǎo)致單路射流管無法同步處理，為保證高場強(qiáng)區(qū)的處理效果一致，調(diào)整兩路射流管間距使其中心與兩塊高場強(qiáng)區(qū)中心重合，并同時進(jìn)行處理。在處理低場強(qiáng)區(qū)時，同樣遮擋高場強(qiáng)區(qū)并用兩路射流管同時處理該區(qū)域。高場強(qiáng)區(qū)和低場強(qiáng)區(qū)處理時間均為3min和5min，即樣片表面硅沉積時間從左到右依次為3min，5min，3min和5min，3min，5min，樣片標(biāo)記為Si3-5-3和Si5-3-5。此外，以等離子體表面均勻硅沉積3min和5min樣片作為對照組，分別標(biāo)記為Si3和Si5，未處理樣片標(biāo)記為UT。

圖2 樣片分區(qū)示意圖 Fig.2 The schematic diagram of sample partition

1.2 樣片表面性能測試方法

本文對等離子體改性前后樣片的表面形貌、化學(xué)成分和表面電氣性能進(jìn)行了測試。其中通過掃描電子顯微鏡（SEM，Zeiss Sigma）觀察樣片表面微觀形貌，并用表面輪廓儀（Bruker Contour GTK）測量表面粗糙度；通過X射線光電子能譜分析儀（XPS，Thermo Scientific Escalab 250Xi）獲得樣片的表面元素成分和相對含量；通過SM7110 高阻計測量表面電導(dǎo)率。

樣片的沿面閃絡(luò)實驗和表面電荷測試平臺均由課題組自主搭建，其中沿面閃絡(luò)實驗平臺如圖3所示。實驗前設(shè)置針-針電極間距為7mm，通過腔體內(nèi)的絕緣升降平臺使樣片緊貼針-針電極下端，左側(cè)針電極通過10MΩ的保護(hù)電阻與負(fù)極性直流高壓電源（輸出電壓0~-50kV）串聯(lián)，右側(cè)針電極接地。控制環(huán)境溫度為25℃，相對濕度30%。實驗時以0.1kV/s的速率勻速升壓，直至樣片發(fā)生沿面閃絡(luò)時立即斷電，通過Tektronix DPO 2002B示波器和Trek P6015高壓探頭捕捉并記錄閃絡(luò)電壓的波形和幅值。每種樣片進(jìn)行10次閃絡(luò)實驗，取平均值作為該樣片的閃絡(luò)電壓值。

圖3 沿面閃絡(luò)測試平臺 Fig.3 The surface flashover test platform

研究表明，絕緣材料發(fā)生沿面閃絡(luò)與表面電荷特性密切相關(guān)，而表面電荷密度與材料表面電位近似呈正比關(guān)系[41]。因此本文通過研究樣片的表面電位衰減特性來反映表面電荷的消散情況。表面電位測量平臺如圖4所示。樣片放置在可升降的接地平臺上，上表面與電暈充電針間距7mm。將電暈充電針尖調(diào)整到待測點位正上方，設(shè)置充電電壓-7kV，持續(xù)時間1min，充電完成后通過二維運動裝置將Trek-6000B型靜電探頭移至充電點位上方2mm處，使用Trek P0865型靜電計與采集卡記錄30min的表面電位衰減數(shù)據(jù)。表面電位測量實驗環(huán)境溫度為25℃，相對濕度30%。

圖4 表面電位測量平臺 Fig.4 The surface potential measurement platform

2 實驗結(jié)果

2.1 表面形貌測試結(jié)果

圖5為等離子體改性前后樣片SEM圖。可以發(fā)現(xiàn)，圖5a所示的未處理樣片上存在少許微米級別的顆粒，可能是樣片制備時部分氧化鋁填料沉積在材料表面。這類缺陷會畸變外部電場并促進(jìn)局部放電，成為絕緣性能的薄弱環(huán)節(jié)[8]。圖5b所示的Si3樣片表面上有部分缺陷被覆蓋，表面凸起減少并趨于平整。圖5c表明，當(dāng)硅沉積時間達(dá)到5min時，大多數(shù)缺陷均被覆蓋，表面平整度更高。圖5d為Si5樣片的高倍放大圖，發(fā)現(xiàn)樣片表面生成了由納米級珊瑚狀顆粒組成的薄膜[30]。圖5e展示了等離子體表面梯度硅沉積樣片（Si3-5-3）的梯度分面界情況。分界面左側(cè)采用3min硅沉積處理，右側(cè)硅沉積時間為5min。由于不同沉積時間生成的薄膜厚度有所區(qū)別，導(dǎo)致圖中呈現(xiàn)明顯的亮暗分界。暗區(qū)有部分凸起存在，而亮區(qū)表面更加平整，這與相同處理時間下均勻硅沉積的表面形貌相近。該圖表明本文成功實現(xiàn)了Al2O3-ER的表面梯度硅沉積。

圖5 改性前后樣片SEM圖 Fig.5 The SEM images before and after modification

為進(jìn)一步研究改性前后樣片表面平整程度的變化，本文測量了未處理樣片以及階躍型梯度硅沉積樣片不同區(qū)域的表面粗糙度情況。以輪廓算數(shù)平均偏差值Ra來衡量樣片表面粗糙度，改性前后樣片表面粗糙度結(jié)果見表2。結(jié)合樣片表面SEM圖可知，未處理的樣片表面存在因少量填料沉積而形成的突起，表面粗糙度較高；經(jīng)3min的等離子體硅沉積后樣片表面表面粗糙度明顯降低，部分表面缺陷也被薄膜覆蓋；處理時間延長到5min時，樣片表面粗糙度進(jìn)一步下降，多數(shù)缺陷已被完全覆蓋。綜上可知，等離子體硅沉積可降低材料表面粗糙度，并修復(fù)部分表面缺陷。

表2 改性前后樣片表面粗糙度 Tab.2 The surface roughness of all samples

2.2 表面化學(xué)成分測試結(jié)果

對Si3-5-3樣片硅沉積3min區(qū)和5min區(qū)進(jìn)行XPS測試，并與未處理樣片進(jìn)行對比，測試結(jié)果如圖6所示。由于氧化鋁填料使用了硅烷偶聯(lián)劑進(jìn)行預(yù)處理，因此未改性樣片的XPS譜圖也有Si2s和Si2p峰存在。而Si3-5-3樣片上3min區(qū)和5min區(qū)的C1s峰的峰值顯著下降，Si2s、Si2p和O1s峰的峰值有所上升。圖7給出了改性前后樣片相對元素含量的變化情況。發(fā)現(xiàn)Si3-5-3樣片不同區(qū)域的化學(xué)元素占比有所區(qū)別。其中硅元素和氧元素的相對含量隨改性時間的增長而有所提高，并且由于含硅薄膜沉積在樣片表面，使一部分暴露的氧化鋁填料被重新覆蓋，導(dǎo)致鋁元素含量下降。

圖6 改性前后樣片XPS譜圖 Fig.6 The XPS spectra of samples

圖7 改性前后樣片相對元素含量 Fig.7 The relative element content of samples

為進(jìn)一步分析樣片表面含硅基團(tuán)的變化情況，對改性前后樣片的Si2p峰進(jìn)行分峰處理，如圖8所示。發(fā)現(xiàn)所有樣片的Si2p峰可分解成Si(-O2)峰（102.2eV）、Si(-O3)峰（102.8eV）和 Si(-O4)峰（103.4eV），但各峰相對面積占比有所不同。等離子體硅沉積可以提高Si(-O3)和Si(-O4)峰的相對含量，這是因為Si(-O2)官能團(tuán)與氧化裂解的TEOS進(jìn)一步發(fā)生反應(yīng)，生成氧化程度更高的Si(-O3)和Si(-O4)官能團(tuán)并沉積到材料表面，并且隨著處理時間的增加使反應(yīng)更加充分[28]。

圖8 不同樣片Si2p峰的分峰處理結(jié)果 Fig.8 The XPS-peak-differenating results of samples

2.3 沿面閃絡(luò)測試結(jié)果

對未處理、均勻硅沉積和階躍型梯度硅沉積樣片的沿面閃絡(luò)電壓測試結(jié)果如圖9所示。可以發(fā)現(xiàn)，Si3樣片的閃絡(luò)電壓相比未處理樣片提升了24.1%，雖然Si5樣片延長了硅沉積時間，但閃絡(luò)電壓僅提升了12%。此外，采用等離子體表面階躍型梯度硅沉積雖然也提高了閃絡(luò)電壓，但不同梯度分布對閃絡(luò)電壓的影響有著顯著區(qū)別。當(dāng)高場強(qiáng)區(qū)采用長時間硅沉積處理、低場強(qiáng)區(qū)進(jìn)行短時間的硅沉積時，樣片閃絡(luò)電壓的提升效果最好，可達(dá)31.3%。然而，當(dāng)?shù)蛨鰪?qiáng)區(qū)使用5min的硅沉積時，雖然閃絡(luò)電壓仍高于未處理樣片，但最低僅提升8.5%。

圖9 所有樣片的沿面閃絡(luò)電壓 Fig.9 The surface flashover voltage of all samples

2.4 表面電位衰減測試結(jié)果

本文對Si3-5-3中的3min區(qū)和5min區(qū)進(jìn)行了表面電位衰減測試，并且同樣與未處理的樣片進(jìn)行對比，樣片表面電位衰減曲線如圖10所示。充電條件相同時，等離子體硅沉積區(qū)域的初始表面電位要低于未處理樣片，并且5min區(qū)的初始表面電位值相比未處理樣片降低了39%。這說明等離子體硅沉積可以減少表面電荷積聚，并且使Si3-5-3樣片上的表面電荷積聚能力不均勻。另一方面，Si3-5-3樣片不同區(qū)域的表面電位衰減速率有所不同，但相比未處理樣片均有明顯提升。其中5min區(qū)的表面電位下降最明顯，這意味著該區(qū)域的表面電荷消散最快，同樣意味著等離子體表面階躍型梯度硅沉積可以使樣片表面上有不同的電荷消散速率。

圖10 樣片表面電位衰減曲線 Fig.10 The surface potential decay curves of samples

為進(jìn)一步探索表面電荷消散加快的原因，本文采用文獻(xiàn)[42]提到的等溫表面電位衰減（Isothermal Surface Potential Decay, ISPD）理論計算出不同樣片的陷阱能級分布情況，如圖11所示。發(fā)現(xiàn)未處理樣片的深陷阱密度較大，陷阱中心能級可達(dá)1.1eV。Si3-5-3樣片上3min區(qū)的深陷阱中心能級明顯降低，并且出現(xiàn)了中心能級0.95eV左右的淺陷阱峰。5min區(qū)的深陷阱中心能級繼續(xù)降低，并且淺陷阱密度進(jìn)一步升高。以上分析表明等離子體硅沉積可以降低樣片表面深陷阱能級并引入淺陷阱，并且階躍型梯度硅沉積可以使樣片的陷阱能級呈非均勻分布。

圖11 樣片陷阱能級分布曲線 Fig.11 The trap level distribution curves of samples

2.5 表面電導(dǎo)率測試結(jié)果

表面電導(dǎo)率不僅是絕緣材料的重要指標(biāo)，也影響著材料表面電荷的消散能力[38]。Si3-5-3不同區(qū)域以及未處理樣片的表面電導(dǎo)率測試結(jié)果如圖12所示。發(fā)現(xiàn)隨著硅沉積時間的增加，樣片的表面電導(dǎo)率逐漸提高。其中硅沉積3min區(qū)域的表面電導(dǎo)率提升了2個數(shù)量級，而5min區(qū)相比未處理樣片提升了4個數(shù)量級。這表明Si3-5-3樣片整體的表面電導(dǎo)率呈階躍型梯度分布。

圖12 樣片表面電導(dǎo)率 Fig.12 The surface conductivities of samples

2.6 電場仿真結(jié)果

由2.5節(jié)可知，等離子體表面階躍型梯度硅沉積可以得到表面電導(dǎo)率呈階躍型梯度分布的樣片。為研究階躍型表面電導(dǎo)率對針-針電極電場強(qiáng)度分布的影響，本文使用COMSOL Multiphysics軟件搭建了針-針電極的瞬態(tài)場仿真模型。幾何模型如圖13所示。各元件尺寸與沿面閃絡(luò)實驗的參數(shù)相同，即設(shè)置針-針電極間距為7mm，針尖尖端傾斜角為15°，材料為銅；設(shè)置樣片厚度2mm，材料為環(huán)氧樹脂；設(shè)置絕緣襯底厚度4mm，材料為聚四氟乙烯；環(huán)境氣體設(shè)置為空氣；左側(cè)電極設(shè)置-10kV直流電壓，右側(cè)電極接地。

圖13 電場仿真幾何模型 Fig.13 The geometric model of electric field simulation

本文采用靜電場模型計算電場分布，即電場強(qiáng)度E滿足關(guān)系

式中，ε為絕緣材料的介電常數(shù)；ρ為空間電荷密度；J為傳導(dǎo)電流密度；n+和n-分別為正、負(fù)離子濃度；e為元電荷量。由于直流電場中氣-固界面電荷主要來自氣體側(cè)的離子輸運以及固體側(cè)和表面上的傳導(dǎo)[8]，根據(jù)電流的連續(xù)性，氣-固界面電荷密度ρs可表示為

式中，n為氣固界面單位法向矢量；Jv為固體側(cè)電流密度；Jg為氣體側(cè)電流密度；sγ為絕緣材料的表面電導(dǎo)率；Eτ為氣-固界面電場的切向分量。式（4）考慮了固體側(cè)傳導(dǎo)、氣體側(cè)傳導(dǎo)和表面?zhèn)鲗?dǎo)三種途徑對表面電荷積聚過程的影響。對于固體側(cè)傳導(dǎo)，忽略環(huán)境溫度對材料的影響，即材料的體積電導(dǎo)率vγ為常數(shù)，則固體側(cè)電流密度Jv為

對于電荷在氣體中的運動特性，本文采用稀物質(zhì)場傳遞模型模擬電荷的產(chǎn)生、擴(kuò)散和復(fù)合。根據(jù)文獻(xiàn)[43]，電荷運動方程為

式中，nIP為正負(fù)離子產(chǎn)生率；kr為正負(fù)離子復(fù)合系數(shù)；b+和b?為正負(fù)離子遷移率；D+和D?為正負(fù)離子的擴(kuò)散系數(shù)。進(jìn)一步可知氣體側(cè)電流密度Jg為

對于表面電導(dǎo)率sγ，本文根據(jù)圖12所示的改性前后樣片表面電導(dǎo)率測試結(jié)果，設(shè)置表面電導(dǎo)率為階躍型梯度函數(shù)，即按照圖2所示劃分方法，對高低場強(qiáng)區(qū)設(shè)置不同的表面電導(dǎo)率，研究此時電場分布的變化情況，并對比均勻表面電導(dǎo)率下的電場。仿真結(jié)果如圖14所示。圖14結(jié)合文獻(xiàn)[44-45]可知，針-針電極陰極三結(jié)合點處的電場強(qiáng)度要遠(yuǎn)高于兩電極間，兩類區(qū)域場強(qiáng)的明顯差異會導(dǎo)致大量表面電荷積聚在針尖附近，進(jìn)一步畸變外部電場并引發(fā)閃絡(luò)。即針-針電極產(chǎn)生的極不均勻電場可離散化的看成高低場強(qiáng)的階躍變化，高低場強(qiáng)對應(yīng)的區(qū)域?qū)Ρ砻骐姾上⑺俾实男枨笥兴鶇^(qū)別，因此本文針對這一特點進(jìn)行了高低場強(qiáng)區(qū)域的劃分。此外，考慮到改性區(qū)域交界處對急劇變化的高場強(qiáng)區(qū)的影響，預(yù)留了1mm左右的處理裕度來使交界處盡量落在低場強(qiáng)區(qū)，從而將交界處的影響降至最低。由于針-針電極產(chǎn)生的最大場強(qiáng)決定了材料的表面絕緣性能，因此表3列出了各種表面電導(dǎo)率分布下的最大 場強(qiáng)值。發(fā)現(xiàn)提高材料整體的表面電導(dǎo)率以及采用階躍型梯度表面電導(dǎo)分布均可大幅降低電場強(qiáng)度。結(jié)合等離子體硅沉積對材料表面電導(dǎo)率的影響，可以認(rèn)為等離子體表面均勻硅沉積和階躍型梯度硅沉積均可抑制針-針電極的電場畸變。

圖14 不同表面電導(dǎo)率分布下的電場仿真 Fig.14 The electric field simulation of different surface conductivity distributions

表3 不同表面電導(dǎo)率分布的最大場強(qiáng) Tab.3 The maximum electric field strength of different surface conductivity distributions

3 分析與討論

研究表明，減小外部電場的畸變可以有效提升材料表面的絕緣性能[39]。從電場仿真結(jié)果來看，樣片表面電導(dǎo)率呈階躍型梯度分布可以有效降低最大場強(qiáng)，減小電場的畸變率。然而，提高樣片整體的表面電導(dǎo)率對場強(qiáng)的均化效果更好，從仿真的角度來講均勻改性似乎更能提高樣片的閃絡(luò)性能。但從沿面閃絡(luò)的測試結(jié)果看來，提升效果最好的改性方法仍然是階躍型梯度硅沉積，并且表面電導(dǎo)率過大反而會降低閃絡(luò)電壓的增長率。這是因為影響絕緣材料沿面閃絡(luò)性能的因素不僅包括外部電場和表面電導(dǎo)率，還有表面粗糙度、表面化學(xué)成分、表面電荷的積聚與消散等[7,41]。由圖10可知，所有采用等離子體硅沉積處理的樣片，其閃絡(luò)電壓均高于未處理樣片。除了表面電導(dǎo)率提升這一因素外，等離子體硅沉積方法會在Al2O3-ER表面生成均勻致密的薄膜，一方面會覆蓋材料表面原有的毛刺、凸起等表面缺陷，降低表面粗糙度進(jìn)而削弱表面缺陷對電場的畸變作用。另一方面，未改性材料表面存在大量的深陷阱，表面電荷被深陷阱捕獲后難以脫陷，導(dǎo)致宏觀上的表面電荷積聚現(xiàn)象。而表面沉積硅氧類薄膜會改變材料表面陷阱分布，使原有的深陷阱中心能級逐漸變淺，并且接枝在材料表面的SiOx基團(tuán)會引入能級更低的淺陷阱，表面電荷被淺陷阱捕獲后所需的逸出功更低，因此更容易脫陷并躍遷至其他區(qū)域，從宏觀上看即為表面電荷積聚量減少并且消散速率加快，進(jìn)而抑制了表面電荷對外部電場的畸變作用。抑制表面缺陷和表面電荷對電場的畸變可顯著提升材料的沿面閃絡(luò)性能。

進(jìn)一步研究閃絡(luò)電壓測試結(jié)果，發(fā)現(xiàn)對低場強(qiáng)區(qū)使用長時間的等離子體硅沉積會顯著抑制閃絡(luò)電壓的提升（Si5和Si3-5-3），只有高場強(qiáng)區(qū)長時間硅沉積、低場強(qiáng)區(qū)短時間硅沉積才能最大程度地提升閃絡(luò)電壓（Si5-3-5）。由針-針電極的電場分布可知，三結(jié)合點處附近為高場強(qiáng)區(qū)，大量的空間電荷受電場力和氣體電離等作用而積聚在該區(qū)域，使高場強(qiáng)區(qū)的表面電荷量要遠(yuǎn)大于低場強(qiáng)區(qū)，從而進(jìn)一步畸變高場強(qiáng)區(qū)的電場，加劇氣體電離甚至產(chǎn)生局部放電[40]。因此高場強(qiáng)區(qū)對表面電荷快速消散的需求更加迫切。與之相對的是，低場強(qiáng)區(qū)的表面電荷積聚量相對較低，適當(dāng)加快該區(qū)域的電荷消散有利于提高閃絡(luò)電壓，但低場強(qiáng)區(qū)的表面電荷消散過快反而為樣片整體的放電發(fā)展提供了種子電荷，促進(jìn)了貫穿性導(dǎo)電通道的形成，不利于樣片的表面絕緣性能[31]。因此，加快高場強(qiáng)區(qū)表面電荷的消散并適當(dāng)控制低場強(qiáng)區(qū)的消散速率可以最大限度地提升樣片整體的沿面閃絡(luò)性能。由于等離子體硅沉積與表面電荷消散速率正相關(guān)，因此對高場強(qiáng)區(qū)使用長時間硅沉積、低場強(qiáng)區(qū)短時間硅沉積的（Si5-3-5）樣片閃絡(luò)電壓最高。

4 結(jié)論

本文根據(jù)針-針電極的電場特性，將樣片表面劃分為高場強(qiáng)區(qū)和低場強(qiáng)區(qū)，并通過APPJ硅沉積技術(shù)，實現(xiàn)了Al2O3-ER表面階躍型梯度硅沉積，以均勻硅沉積樣片和未改性樣片為對照組，測試了樣片的理化特性和電氣參數(shù)。對不同表面電導(dǎo)率分布進(jìn)行了電場仿真，并結(jié)合電場分布和電荷運動特性，分析了表面階躍型梯度改性對沿面閃絡(luò)性能的提升機(jī)理。主要結(jié)論如下：

1）等離子體硅沉積技術(shù)可以在改性區(qū)域表面沉積硅氧類薄膜，從而降低該區(qū)域的表面粗糙度、提高硅元素含量、引入淺陷阱并加快表面電荷消散速率，并且改性效果與處理時間呈正相關(guān)。

2）等離子體硅沉積可以提高樣片的閃絡(luò)電壓，其中高場強(qiáng)區(qū)長時間硅沉積、低場強(qiáng)區(qū)短時間硅沉積的樣片閃絡(luò)電壓最高。相反，對低場強(qiáng)區(qū)采用長時間硅沉積會明顯抑制閃絡(luò)電壓的提升。

3）樣片的不同區(qū)域?qū)Ρ砻骐姾上⑺俾实男枨笥兴鶇^(qū)別。加快高場強(qiáng)區(qū)的表面電荷消散并適當(dāng)調(diào)控低場強(qiáng)區(qū)的消散速率，可以顯著提升樣片整體的閃絡(luò)性能。反之，高場強(qiáng)區(qū)則會因為表面電荷積聚過多而畸變外部電場，同時低場強(qiáng)區(qū)表面電荷過快的消散會為放電發(fā)展提供種子電荷，為貫穿性導(dǎo)電通道的形成提供有利條件。

4）采用等離子體表面階躍型梯度硅沉積方法，一方面使樣片的表面電導(dǎo)率呈階躍型梯度分布，可以有效減小針-針電極的最大場強(qiáng)；另一方面，相比于均勻處理，該方法可以針對性地調(diào)控樣片表面不同區(qū)域的電荷消散速率，充分發(fā)揮等離子體硅沉積對提高閃絡(luò)性能的優(yōu)勢并減少不利影響，進(jìn)而最大程度地提升沿面閃絡(luò)電壓。