祝昇翔，何岷，賀志毅，王嘉欣

（北京遙感設(shè)備研究所，北京 100854）

0 引言

相控陣技術(shù)自出現(xiàn)以來(lái)，憑借其波束快速掃描和靈活捷變，以及空域?yàn)V波和定向能力，大大提升了雷達(dá)的威力［1］。早期的相控陣?yán)走_(dá)采用經(jīng)典的和、方位、俯仰三通道方式，使用了大量移相器、衰減器、和差器等模擬器件。而多通道相控陣?yán)走_(dá)包括多個(gè)天線(xiàn)子陣、射頻和信號(hào)處理通道，更多地使用了數(shù)字方式。采用多通道工作方式后，系統(tǒng)自由度大幅度提升。按照軟件無(wú)線(xiàn)電的思想，將數(shù)字處理部分前移，雷達(dá)系統(tǒng)能夠支持自適應(yīng)波束形成、空間譜估計(jì)、空時(shí)自適應(yīng)信號(hào)處理等先進(jìn)空域處理算法，極大地提升了系統(tǒng)的性能［2-4］。

目前，多家研究機(jī)構(gòu)開(kāi)展了多通道相控陣?yán)走_(dá)的關(guān)鍵技術(shù)研究和系統(tǒng)研制［4-6］。文獻(xiàn)［5-6］將新型高速模數(shù)轉(zhuǎn)換器（analog to digital converter，AD）和數(shù)模轉(zhuǎn)換器（digital to analog converter，DA）用于多通道相控陣?yán)走_(dá)模擬器和數(shù)字化收發(fā)組件研制。采用多通道方式并不意味著通道數(shù)目的簡(jiǎn)單疊加，伴隨而來(lái)的就是單個(gè)通道的采樣速率和數(shù)據(jù)傳輸速率提升后，多個(gè)通道之間的一致性難以保證，導(dǎo)致系統(tǒng)性能下降。文獻(xiàn)［7-8］研究了大型分布式陣列雷達(dá)的時(shí)間、頻率和相位同步問(wèn)題。事實(shí)上，對(duì)所有多通道相控陣?yán)走_(dá)來(lái)說(shuō)，同步問(wèn)題都是必須解決的首要問(wèn)題。

隨著技術(shù)的進(jìn)步，AD 和DA 的采樣速率已達(dá)到每秒千兆次采樣（gigabit samples per-second，GSPS）量級(jí)［9-10］。而傳統(tǒng)的并行器件存在采樣速率受限，占用管腳多等問(wèn)題，無(wú)法滿(mǎn)足多通道和小型化的工程需求。為解決這一矛盾，JEDEC（joint electron en?gineering council）組織發(fā)布了JESD204B 標(biāo)準(zhǔn)［11］，采用串行數(shù)據(jù)鏈路和共模邏輯電平方式，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，降低了功耗，支持通道間同步功能，傳輸速率可達(dá)12.5 Gbps。目前，廠(chǎng)商推出了大量支持該標(biāo)準(zhǔn)的器件和知識(shí)產(chǎn)權(quán)。國(guó)內(nèi)多家單位均開(kāi)展了基于該標(biāo)準(zhǔn)的多通道數(shù)據(jù)采集板卡和同步技術(shù)研究［12-18］。

針對(duì)相控陣?yán)走_(dá)多個(gè)時(shí)鐘芯片和多個(gè)模數(shù)轉(zhuǎn)換器均需要同步的難題，本文提出了一種多通道同步方法，以雷達(dá)時(shí)序信號(hào)為基準(zhǔn)，實(shí)現(xiàn)多個(gè)時(shí)鐘芯片和模數(shù)轉(zhuǎn)換器的同步，以滿(mǎn)足同步的實(shí)際需求。

1 多通道相控陣?yán)走_(dá)

1.1 雷達(dá)系統(tǒng)

多通道相控陣?yán)走_(dá)系統(tǒng)由天線(xiàn)、射頻和信號(hào)處理等分系統(tǒng)組成，如圖1 所示。其中天線(xiàn)按照天線(xiàn)陣面分為多個(gè)子陣，每個(gè)子陣與對(duì)應(yīng)的射頻通道連接。除了變頻收發(fā)功能外，射頻分系統(tǒng)還負(fù)責(zé)提供時(shí)鐘。信號(hào)處理分系統(tǒng)由多片高速AD 對(duì)多通道的子陣數(shù)據(jù)進(jìn)行采集，然后進(jìn)行數(shù)字下變頻和濾波，通過(guò)數(shù)字波束形成得到所需要的波束，進(jìn)行數(shù)字脈沖壓縮實(shí)現(xiàn)匹配濾波，完成目標(biāo)檢測(cè)和識(shí)別等功能。

圖1 多通道相控陣?yán)走_(dá)系統(tǒng)Fig.1 Multi-channel phased array radar system

1.2 問(wèn)題提出

雷達(dá)系統(tǒng)通過(guò)發(fā)射電磁波信號(hào)，并接收目標(biāo)反射的回波，完成最基本的測(cè)距功能。

式中：τ為電磁波往返的雙程延時(shí)；R為雷達(dá)與目標(biāo)的單程距離；c為光速。

雷達(dá)發(fā)射波形為線(xiàn)性調(diào)頻信號(hào)，其基帶形式為

式中：rect（）為矩形信號(hào)；T為信號(hào)脈寬；k為線(xiàn)性調(diào)頻斜率。

雷達(dá)發(fā)射的信號(hào)被場(chǎng)景中的單個(gè)點(diǎn)目標(biāo)反射后，對(duì)收到的回波信號(hào)進(jìn)行數(shù)字下變頻和脈沖壓縮，可得到

式中：σ為目標(biāo)的散射系數(shù)；f為載波頻率；sinc（）為辛格函數(shù)。

雷達(dá)系統(tǒng)使用AD 對(duì)回波信號(hào)進(jìn)行數(shù)據(jù)采集，其時(shí)序由采樣波門(mén)和采樣時(shí)鐘決定。當(dāng)發(fā)生采樣偏差時(shí)，即在時(shí)域上產(chǎn)生了Δt的偏差，式（3）變?yōu)?/p>

此時(shí)，脈沖壓縮結(jié)果發(fā)生了Δt的偏差，對(duì)應(yīng)測(cè)距結(jié)果產(chǎn)生偏差，直接影響后續(xù)的目標(biāo)檢測(cè)和跟蹤環(huán)節(jié)。特別是對(duì)于多通道系統(tǒng)來(lái)說(shuō)，由于多個(gè)通道需要進(jìn)行數(shù)字波束形成來(lái)實(shí)現(xiàn)相參處理，這種偏差的影響更大。

設(shè)置線(xiàn)性調(diào)頻信號(hào)帶寬為40 MHz，脈寬為26 μs，采樣率為100 MHz，使用12 個(gè)通道進(jìn)行仿真，結(jié)果如圖2 所示?？梢钥闯?，當(dāng)一半通道存在一個(gè)采樣點(diǎn)的偏差時(shí)，數(shù)字波束形成的和波束脈壓增益下降約1.4 dB。當(dāng)一半通道存在4 個(gè)采樣點(diǎn)的偏差時(shí)，數(shù)字波束形成的和波束脈壓增益下降約3.2 dB，而且結(jié)果變?yōu)榱? 個(gè)尖峰，嚴(yán)重影響后續(xù)的目標(biāo)檢測(cè)和測(cè)量。

圖2 多通道間存在偏差時(shí)脈壓結(jié)果圖Fig.2 Pulse compression results with deviations among multiple channels

2 多通道同步

2.1 時(shí)鐘芯片同步

雷達(dá)信號(hào)處理分系統(tǒng)由接口板上的現(xiàn)場(chǎng)可編程門(mén)陣列（field programmable gate array，F(xiàn)PGA）產(chǎn)生雷達(dá)工作時(shí)序信號(hào)。將該信號(hào)作為基準(zhǔn)和伴隨時(shí)鐘一起傳給數(shù)據(jù)采集板。數(shù)據(jù)采集板的時(shí)鐘芯片對(duì)射頻分系統(tǒng)中的頻率源提供的時(shí)鐘進(jìn)行鎖相、分頻后，輸出多路采樣時(shí)鐘、器件時(shí)鐘以及同步參考信號(hào)SYSREF，提供給多片AD 和FPGA，AD以SYSREF 信號(hào)為基準(zhǔn)進(jìn)行模數(shù)轉(zhuǎn)換，如圖3所示。

圖3 多通道信號(hào)處理框圖Fig.3 Multi-channel signal processing

時(shí)鐘是高速多通道數(shù)據(jù)采集系統(tǒng)的基準(zhǔn)，雖然輸入時(shí)鐘均來(lái)自同一個(gè)頻率源，但是數(shù)據(jù)采集板的時(shí)鐘芯片輸出的時(shí)鐘和同步參考信號(hào)，與接口板FPGA 輸出的基準(zhǔn)信號(hào)并不能保證每次上電后相位關(guān)系一致［19-20］。為了解決該問(wèn)題，首先采用基于外同步觸發(fā)信號(hào)的同步方法，對(duì)單個(gè)時(shí)鐘芯片進(jìn)行同步。數(shù)據(jù)采集板的FPGA 根據(jù)基準(zhǔn)信號(hào)的上升沿，在伴隨時(shí)鐘下采樣產(chǎn)生同步觸發(fā)脈沖，并輸出給時(shí)鐘芯片。重新配置其寄存器，使得時(shí)鐘芯片以同步觸發(fā)脈沖為基準(zhǔn)，重新輸出AD 采樣時(shí)鐘和SYSREF 信號(hào)等。配置完成之后，時(shí)鐘芯片輸出的所有時(shí)鐘均以雷達(dá)工作時(shí)序?yàn)榛鶞?zhǔn)，完成了單時(shí)鐘芯片同步，如圖4所示。

圖4 單時(shí)鐘芯片同步圖Fig.4 Synchronization of single clock chip

由于雷達(dá)通道數(shù)多，而單個(gè)時(shí)鐘芯片輸出時(shí)鐘數(shù)目有限，因此實(shí)際當(dāng)中需要使用多個(gè)時(shí)鐘芯片驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器。雖然配置和同步方式完全一致，但是多個(gè)時(shí)鐘芯片所使用的基準(zhǔn)信號(hào)，伴隨時(shí)鐘以及時(shí)鐘芯片同步信號(hào)對(duì)應(yīng)的印制板走線(xiàn)延時(shí)和FPGA內(nèi)部布線(xiàn)延時(shí)各不相同。延時(shí)差異導(dǎo)致不同時(shí)鐘芯片對(duì)應(yīng)的AD 采樣結(jié)果存在極小的偏差。采用常規(guī)方法難以對(duì)這類(lèi)偏差進(jìn)行測(cè)量和補(bǔ)償。

為了解決多個(gè)時(shí)鐘芯片同步的難題，采用FPGA片內(nèi)的輸出延時(shí)單元ODELAY，通過(guò)精確的延時(shí)調(diào)節(jié)，實(shí)現(xiàn)多個(gè)時(shí)鐘芯片同步信號(hào)延時(shí)不一致的補(bǔ)償。具體方法為：使用接口板發(fā)射線(xiàn)性調(diào)頻信號(hào)，經(jīng)過(guò)射頻通道接收后由數(shù)據(jù)采集板對(duì)收到的信號(hào)進(jìn)行AD采樣、下變頻、抽取、濾波、脈沖壓縮和內(nèi)插處理，得到脈壓峰值點(diǎn)位置。然后以時(shí)鐘芯片1 對(duì)應(yīng)通道的脈壓位置為基準(zhǔn)，逐步調(diào)節(jié)時(shí)鐘芯片2 對(duì)應(yīng)的時(shí)鐘芯片同步信號(hào)的延時(shí)，使得二者最終一致，即可完成多時(shí)鐘芯片同步，如圖5 所示。其中ODELAY 的參考時(shí)鐘fclk為200 MHz，內(nèi)部共32 階，每一階的延時(shí)為1/(2 × 32 ×fclk)，約78 ps，根據(jù)實(shí)際測(cè)量結(jié)果計(jì)算得到延時(shí)值，然后寫(xiě)入ODELAY 的配置即可。

圖5 多時(shí)鐘芯片同步框圖Fig.5 Synchronization of multiple clock chips

2.2 模數(shù)轉(zhuǎn)換器同步

為了滿(mǎn)足多通道高速數(shù)據(jù)采集的需求，選用支持JESD204B 標(biāo)準(zhǔn)子類(lèi)一的AD 器件，支持傳輸層的幀填充功能，擾碼功能，鏈路層的8B/10B 編碼功能，以及同步字符產(chǎn)生和初始鏈路對(duì)齊功能。該標(biāo)準(zhǔn)定義了鏈路的確定性延遲，即基于幀的采樣數(shù)據(jù)到達(dá)串行發(fā)送器的時(shí)間與數(shù)據(jù)從串行接收器輸出的時(shí)間之差。子類(lèi)一使用外部參考信號(hào)SYSREF 來(lái)支持確定性延遲，是器件同步的關(guān)鍵。器件時(shí)鐘作為系統(tǒng)基準(zhǔn)，用于數(shù)據(jù)采樣和捕獲SYSREF 信號(hào)。確定性延遲的精度取決于SYSREF 和器件時(shí)鐘之間的關(guān)系。當(dāng)多片AD 需要同步時(shí)，為了滿(mǎn)足采樣窗口的建立和保持時(shí)間要求，需要對(duì)每一個(gè)器件的器件時(shí)鐘和SYSREF 信號(hào)進(jìn)行走線(xiàn)匹配以保證時(shí)序。

每個(gè)AD 通道采用一個(gè)JESD204B 控制器進(jìn)行協(xié)議解析和數(shù)據(jù)格式轉(zhuǎn)換，通過(guò)FPGA 實(shí)現(xiàn)。根據(jù)采樣速率，每個(gè)控制器內(nèi)部可設(shè)置L個(gè)lane（差分信號(hào)對(duì)）。由于每次上電后各個(gè)lane 的數(shù)據(jù)延時(shí)并不相同，導(dǎo)致最后的AD 采樣數(shù)據(jù)延時(shí)也各不相同，因此提出一種自適應(yīng)采樣窗口中心調(diào)節(jié)的AD 多通道同步方法，以實(shí)現(xiàn)自校準(zhǔn)同步。

假定幀大小F=2，每個(gè)多幀中的幀數(shù)K=16，二者的乘積為多幀大小MF=32。根據(jù)本地多幀時(shí)鐘（local multiframe clock，LMFC）的時(shí)序要求，采樣時(shí)刻需要在安全采樣窗口內(nèi)，才能保證可靠采樣，如圖6 所示。根據(jù)此MF值，扣除掉不安全采樣區(qū)間后，得到安全采樣窗口的范圍應(yīng)為8~24。

圖6 采樣窗口圖Fig.6 Sample window

在AD 配置完成后，依次讀取L個(gè)lane 對(duì)應(yīng)的延時(shí)緩沖寄存器，獲取每個(gè)lane 的延時(shí)值，并求它們的最大值。根據(jù)該最大值的大小設(shè)置移位值，將采樣中心統(tǒng)一移到16，即安全采樣窗口的中心位置，并寫(xiě)入SYSREF 寄存器，從而調(diào)節(jié)SYSREF 同步信號(hào)時(shí)序進(jìn)行對(duì)齊。需要注意的是，移位方向是單向的，因此當(dāng)延時(shí)值大于采樣中心位置16 時(shí)，需要按照折疊方式設(shè)置移位值。最后，對(duì)所有AD 通道對(duì)應(yīng)的JESD204B 控制器在同一時(shí)刻進(jìn)行復(fù)位，即可完成多個(gè)AD 通道的同步，如圖7 所示。多通道同步精度為一個(gè)采樣點(diǎn)，如果AD 采樣率為1 GSPS，則可實(shí)現(xiàn)的同步精度為1 ns。

圖7 多通道AD 同步流程圖Fig.7 Synchronization of multi-channel AD

3 測(cè)試結(jié)果

對(duì)相控陣?yán)走_(dá)多通道同步性能進(jìn)行測(cè)試。上電后用模擬器發(fā)射線(xiàn)性調(diào)頻波形，用數(shù)據(jù)采集板接收并采集多通道數(shù)據(jù)。將經(jīng)過(guò)AD 采集、混頻、抽取、濾波等處理的數(shù)字下變頻實(shí)時(shí)處理數(shù)據(jù)，存儲(chǔ)在數(shù)據(jù)采集設(shè)備后，對(duì)數(shù)據(jù)進(jìn)行后處理分析，結(jié)果如圖8，9 所示。圖8 為多通道脈壓結(jié)果的位置，峰值位置均為34。圖9 為在多個(gè)脈沖重復(fù)周期測(cè)得的數(shù)字波束形成的和波束幅度、相位和脈壓位置?？梢钥闯觯?jīng)過(guò)多通道同步處理后，脈壓位置、信號(hào)幅度和相位都是穩(wěn)定的。

圖8 多通道脈壓位置圖Fig.8 Pulse compression positions of multiple channels

圖9 和波束幅度、相位和脈壓位置圖Fig.9 Amplitude，phase and position of pulse compression of sum beam

4 結(jié)束語(yǔ)

本文針對(duì)多通道相控陣?yán)走_(dá)面臨的同步問(wèn)題，提出了一種多通道同步方法。首先采用基準(zhǔn)時(shí)序產(chǎn)生觸發(fā)脈沖實(shí)現(xiàn)單時(shí)鐘芯片同步，然后對(duì)同步信號(hào)進(jìn)行ps 級(jí)精確延時(shí)補(bǔ)償實(shí)現(xiàn)多時(shí)鐘芯片同步，采用自適應(yīng)采樣窗口中心調(diào)節(jié)實(shí)現(xiàn)多路AD 的精確采樣同步，最終實(shí)現(xiàn)了相控陣?yán)走_(dá)多個(gè)通道的穩(wěn)定同步。將該方法應(yīng)用于實(shí)際產(chǎn)品，確保了雷達(dá)系統(tǒng)的測(cè)量性能，具有較高的應(yīng)用價(jià)值。