宋 振，麻名蕊，趙 靜，馮晴晴

(青島工學(xué)院信息工程學(xué)院，山東青島 266300)

0 引言

光學(xué)相控陣源于微波相控陣，是一種新型光束指向控制技術(shù)[1]。其波束具有指向靈活、掃描速度快、角度驅(qū)動(dòng)范圍大等特點(diǎn)，而且容易集成實(shí)現(xiàn)，因此，光學(xué)相控陣不僅廣泛應(yīng)用于激光顯示、激光打印、機(jī)器人視覺(jué)和產(chǎn)品自動(dòng)監(jiān)測(cè)等領(lǐng)域，而且可應(yīng)用在激光測(cè)距、目標(biāo)識(shí)別、激光通信等領(lǐng)域。

1 光學(xué)相控陣工作原理

光學(xué)相控陣的基本構(gòu)成單元是光移相器，制造光移相器的材料主要是液晶、PLZT壓電陶瓷和LiNbO3(鈮酸鋰)光電晶體等[2]。其基本結(jié)構(gòu)由若干個(gè)相控單元構(gòu)成，光束指向控制的基本原理是通過(guò)電壓控制調(diào)節(jié)從各個(gè)相控單元(光學(xué)移相器)輻射出的光波之間的相位關(guān)系。但由于制造光學(xué)相控陣的工藝精度限制，光學(xué)相控陣各個(gè)相控單元存在細(xì)微的差異，需要通過(guò)控制器對(duì)相控單元的控制電壓精準(zhǔn)調(diào)整，同時(shí)相控單元的響應(yīng)時(shí)間也取決于控制電壓的更新速率，因此輸出電壓的精度和更新速度是光學(xué)相控陣控制器的關(guān)鍵。本文研究的重點(diǎn)是使用FPGA作為光學(xué)相控陣控制器中ADC采集板和DAC控制板的核心器件，控制ADC數(shù)據(jù)采樣和DAC高更新率電壓輸出。

2 系統(tǒng)總體設(shè)計(jì)

系統(tǒng)總體設(shè)計(jì)如圖1所示，主要由系統(tǒng)供電單元、時(shí)鐘分配網(wǎng)絡(luò)、CPU工控機(jī)、ADC采集板、DAC控制板組成[3]。CPU工控機(jī)通過(guò)SFP光模塊發(fā)出采集指令至ADC采集板，ADC采集板采樣數(shù)據(jù)后將輸出至CPU工控機(jī)處理，CPU工控機(jī)將處理后的控制參數(shù)再通過(guò)ADC采集板LVDS電路分發(fā)至4種DAC控制板。時(shí)鐘分配網(wǎng)絡(luò)負(fù)責(zé)為ADC和DAC控制板提供同步時(shí)鐘。

圖1 光學(xué)相控陣控制器功能結(jié)構(gòu)圖

DAC控制板具體分為DAC-A、DAC-B、DAC-C、DAC-D 4種控制板，控制板功能參數(shù)如表1所示，其中DAC-A控制指向器，其他3種板負(fù)責(zé)控制移相器。

表1 DAC控制類型功能參數(shù)

3 系統(tǒng)功能模塊設(shè)計(jì)

3.1 ADC采集板設(shè)計(jì)

ADC采集板的設(shè)計(jì)要求具備1 Mbps采樣率、16 bit采樣位數(shù)、32路采樣通道的采集能力；并且具有和CPU工控機(jī)和DAC控制板低時(shí)延通信的能力。

根據(jù)以上要求，ADC采集控制板核心控制器件選用XC7K325T；ADC器件選用ADS9120共計(jì)32片；信號(hào)調(diào)理選用精密運(yùn)放ADA4084，共計(jì)32片;通信電路選用SN65LVDS31/32為L(zhǎng)VDS收發(fā)器件[4]；時(shí)鐘信號(hào)模塊ADCLK946提供同步時(shí)鐘；Flash芯片N25Q256A13作為備份數(shù)據(jù)存儲(chǔ)模塊，ADC采集板整體結(jié)構(gòu)如圖2所示。

3.1.1 ADC穩(wěn)壓濾波電路設(shè)計(jì)

在設(shè)計(jì)中，參考電壓的穩(wěn)定度決定了ADC輸入的INL。由于ADS9120分辨率為16位，本設(shè)計(jì)中參考電壓為5 V,所以設(shè)計(jì)中需要將參考電壓的穩(wěn)定度設(shè)計(jì)在0.076 mV以下才能保證ADS9120的最大性能。因此，本設(shè)計(jì)中使用REF5050AIDR穩(wěn)壓電路為ADS9120提供5 V的參考電壓,并且同時(shí)為ADS9120的信號(hào)調(diào)理電路采集通道提供驅(qū)動(dòng)電壓。REF5050AIDR具有低噪聲、極低漂移、高精度電壓基準(zhǔn)的特點(diǎn)。

考慮到熱噪聲，為信號(hào)調(diào)理電路以及ADS9120的參考電壓增加一級(jí)低通濾波電路[4]。低通濾波電路帶寬為170 kHz,能夠顯著抑制熱噪聲的影響。圖3中，VOUT為REF5050AIDR穩(wěn)壓電路5 V輸出，經(jīng)過(guò)低通濾波輸出ADC1_VREF～ADC4_VREF四路電壓驅(qū)動(dòng)信號(hào)調(diào)理電路，濾波后電壓變?yōu)榉€(wěn)壓電路輸入電壓VOUT的1/4。在圖4中，ADC1_REFP～ADC4_REFP為濾波后的ADC參考電壓，目的是為去除電路板和穩(wěn)壓電路的熱噪聲。

圖4 ADC參考電壓濾波電路

3.1.2 ADC信號(hào)調(diào)理電路設(shè)計(jì)

ADC采集板采集的外部信號(hào)范圍為-5～+5 V，而本設(shè)計(jì)中ADS9120的輸入信號(hào)范圍為0～5 V，所以設(shè)計(jì)信號(hào)調(diào)理電路使用差分運(yùn)放進(jìn)行減法電路，轉(zhuǎn)換ADC采集板輸入信號(hào)以匹配ADS9120采樣[5]。

圖5信號(hào)調(diào)理電路VIN_P和VIN_N形成的差分輸入信號(hào)VIN范圍為-5～+5 V；R20等于R21且為R23的2倍，ADC_IN為采集通道，ADC_VREF為參考電壓ADC_REEF的0.25倍。則ADC_IN=2ADC_VREF-0.5VIN,輸入信號(hào)范圍變?yōu)?～5 V。

圖5 信號(hào)調(diào)理電路

3.2 DAC-A型和DAC-B型控制板設(shè)計(jì)

DAC-A型板作為指向器控制板具備粗條模式和細(xì)調(diào)模式，輸出精度為16 bit。根據(jù)表1功能參數(shù)需求，DAC-A控制板選擇XC7A100T-2FGG484I作為控制板的控制器，通過(guò)44個(gè)SPI接口協(xié)議IO口控制4片DAC81416芯片器件，4片DAC81416輸出接64片雙通道電壓反饋運(yùn)放AD8397。FPGA控制器通過(guò)LVDS接收ADC采集板分發(fā)的參數(shù)，再通過(guò)轉(zhuǎn)換電路輸出電壓驅(qū)動(dòng)信號(hào)[6]，DAC-A型電路輸出控制板框圖如圖6所示。

圖6 DAC-A型電路輸出控制板框圖

DAC81416具有16位分辨且INL小于等于1，具有靈活的輸出配置和±25 mA的高驅(qū)動(dòng)能力。DAC81416通過(guò)增強(qiáng)型50 MHz SPI接口實(shí)現(xiàn)自身寄存器的刷新，完成全部16通道的刷新時(shí)間為6.4 μs，滿足指向輸出控制50 kHz的刷新時(shí)間要求。DAC-A型板要求電流輸出，所以需要在DAC81416的輸出通道增加一級(jí)電壓轉(zhuǎn)電流電路以實(shí)現(xiàn)指向器電流控制。如圖7所示，采用AD8397運(yùn)算放大器轉(zhuǎn)換電路使電阻R30兩端的電壓差值為A_VOUT0(DAC81416輸出通道電壓)，則A_VOUT1輸出電流的大小即為A_VOUT0與R30的比值，實(shí)現(xiàn)了電壓轉(zhuǎn)電流輸出。

圖7 DAC81416電壓轉(zhuǎn)電流電路

DAC-B型控制板要求刷新速率50 kHz,16 Bit位數(shù)、0～5 V電壓輸出，DAC-A型控制板的設(shè)計(jì)滿足DAC-B型,所以兩者原理結(jié)構(gòu)基本一致。

3.3 DAC-C型控制板設(shè)計(jì)

DAC-C作為移相器控制端設(shè)計(jì)需求最大難點(diǎn)為高更新速率2 MHz，所以相對(duì)于DAC-A型控制板不同點(diǎn)在于DAC和運(yùn)放的設(shè)計(jì)，而其他結(jié)構(gòu)選型、控制原理與DAC-A相似，如圖8所示。

圖8 DAC-C型電路輸出控制板框圖

根據(jù)表1功能參數(shù)需求，DAC-C型控制板需綜合考慮DA輸出的噪聲性能、刷新速率以及輸出范圍等指標(biāo)，AD5547最適合DAC-C型控制板的要求，AD5547具有2路DAC的輸出，為并行數(shù)據(jù)接口。DAC-C型控制板共需8片ADC5547完成16路輸出。

由于DAC-C型控制板的AD5547控制的電壓范圍為±15 V，通用器件中比較難找到15 V基準(zhǔn)電壓器件，設(shè)計(jì)使用AD5547輸出±10 V，后級(jí)放大1.5倍后±15 V的輸出。AD5547輸出后，經(jīng)AD4625放大1.5倍，放大電路如圖9所示。

圖9 ADA4625輸出放大電路

3.4 DAC-D型控制板設(shè)計(jì)

DAC-D型控制板設(shè)計(jì)如圖10所示，用于控制移相器，其最大的特點(diǎn)在于輸出電壓范圍在5～150 V。

圖10 DAC-D型電路輸出控制板框圖

本設(shè)計(jì)中使用AD5535B完成DAC輸出控制，由于AD5535B的輸出單路負(fù)載能力較弱，在AD5535B輸出后，需使用高壓精密運(yùn)算放大器ADHV4702-1進(jìn)行信號(hào)跟隨調(diào)理提高負(fù)載能力。

3.5 CPU工控機(jī)選型

CPU工控機(jī)選擇CPC-3816B標(biāo)準(zhǔn) 3U CompactPCI 主板，CPC-3816B是一款基于Intel選用六代高性能的處理器，圖形核心整合 Intel?HD Graphics圖形引擎，支持DX11及3D輸出。

3.6 時(shí)鐘分配網(wǎng)絡(luò)設(shè)計(jì)

時(shí)鐘分配網(wǎng)絡(luò)設(shè)計(jì)見(jiàn)圖11，設(shè)計(jì)中要求系統(tǒng)具有同一時(shí)鐘源[7]，鎖相環(huán)芯片IDT-2305A-1DCG選用TTETKLJANF-25.000000高穩(wěn)溫補(bǔ)晶振，晶振最大2 ppm(1 ppm=10-6)的頻偏，驅(qū)動(dòng)時(shí)鐘發(fā)生器芯片PIC557-03BLE產(chǎn)生同步時(shí)鐘信號(hào)。

圖11 系統(tǒng)時(shí)鐘分配網(wǎng)絡(luò)

為保證時(shí)鐘的驅(qū)動(dòng)能力，同步時(shí)鐘信號(hào)經(jīng)過(guò)ADCLK946時(shí)鐘緩沖器分別為ADC采集板、DAC控制板提供同步時(shí)鐘。

4 軟件設(shè)計(jì)流程

CPU工控機(jī)通過(guò)反饋調(diào)節(jié)控制相控陣輸出，反饋控制流程如圖12所示。CPU工控機(jī)初始化光學(xué)相控陣控制參數(shù)，發(fā)送數(shù)據(jù)采集命令至ADC采集，ADC采集啟動(dòng)數(shù)據(jù)轉(zhuǎn)換并將數(shù)據(jù)通過(guò)SFP光模塊傳輸回CPU工控機(jī)。CPU工控機(jī)獲得數(shù)據(jù)后，通過(guò)反饋調(diào)節(jié)算法計(jì)算出相控陣控制參數(shù)所對(duì)應(yīng)的DAC數(shù)值，ADC采集板通過(guò)LVDS傳輸至DAC調(diào)整移相器和指向器，并通過(guò)ADC采集板再次將調(diào)整后的狀態(tài)獲取，依次循環(huán)達(dá)到控制目標(biāo)。

圖12 工控機(jī)反饋控制流程

5 實(shí)驗(yàn)測(cè)試與性能

取控制器DAC板電壓和電流輸出誤差特性作為系統(tǒng)性能測(cè)試與評(píng)判的依據(jù)。采用100 Ω RJ711高精密標(biāo)準(zhǔn)取樣金屬箔電阻作為DAC輸出負(fù)載，進(jìn)行電壓和電流測(cè)量。RJ711電阻精度0.01%溫漂5 ppm，能夠有效抑制溫度對(duì)阻值的影響，減小測(cè)量誤差。

在測(cè)試過(guò)程中，通過(guò)CPU工控機(jī)設(shè)定預(yù)設(shè)DAC電壓值和電流值，控制器輸出后使用高精度數(shù)據(jù)采集儀測(cè)量DAC輸出的電壓。需要注意的是，DAC-A型板粗調(diào)模式和細(xì)條模式下的輸出電流值是由高精度數(shù)據(jù)采集儀采用差分輸入方法采集負(fù)載電壓值后再通過(guò)計(jì)算除以負(fù)載阻值獲得。

測(cè)試結(jié)果顯示，將輸入預(yù)設(shè)值與實(shí)際輸出值進(jìn)行數(shù)據(jù)處理[8]，在規(guī)定的更新速率下，DAC所有控制板實(shí)際輸出誤差絕對(duì)值不超過(guò)2.5 LSB，且誤差曲線呈隨機(jī)分布，誤差曲線取DAC-B型實(shí)際輸出電壓誤差曲線(圖13)為例。

圖13 DAC-B型實(shí)際輸出電壓誤差曲線

在DAC高更新速率的條件下輸出電流電壓線性誤差范圍如表2所示。

表2 DAC電流電壓線性誤差范圍 LSB

6 結(jié)束語(yǔ)

針對(duì)相控陣控制器大數(shù)據(jù)量采集和高更新速率、多通道輸出的問(wèn)題，本文設(shè)計(jì)了基于一種FPGA的光學(xué)相控陣控制器。系統(tǒng)根據(jù)相控陣需求，設(shè)計(jì)了4種DAC輸出板進(jìn)行電壓電流控制，并采用了32通道高采樣率ADC采集相控陣信號(hào)進(jìn)行反饋調(diào)節(jié)。實(shí)驗(yàn)測(cè)試，在最高2 MHz更新速率的條件下控制器輸出穩(wěn)定，輸出誤差絕對(duì)值不超過(guò)2.5 LSB，可滿足光學(xué)相控陣的控制要求。