湯姝莉，趙國良，薛亞慧，袁 海，楊宇軍

（西安微電子技術(shù)研究所，西安 710119）

1 引言

微系統(tǒng)融合了微電子、微機(jī)電、微光電技術(shù)，通過系統(tǒng)架構(gòu)和算法將處理器、傳感器、控制器等具有多種功能的集成電路、光電子器件、微機(jī)電系統(tǒng)（MEMS）及各類無源器件進(jìn)行一體化、多功能集成[1-2]。系統(tǒng)級封裝（SiP）采用高密度組裝、先進(jìn)封裝技術(shù)將模擬、數(shù)字、射頻等多個不同功能的半導(dǎo)體器件及無源元件集成至同一封裝體內(nèi)[3-5]，以更小的體積實(shí)現(xiàn)整機(jī)系統(tǒng)功能，是提高電子器件集成度的有效手段，也是實(shí)現(xiàn)微系統(tǒng)的重要封裝技術(shù)之一。宇航、武器等高端領(lǐng)域?qū)﹄娮赢a(chǎn)品的信息處理性能要求不斷提高，同時對其小型化、輕質(zhì)化、多功能化也提出了更高的要求，因此能夠滿足上述需求的SiP 及微系統(tǒng)技術(shù)具有在高可靠領(lǐng)域廣泛應(yīng)用的巨大潛力。

面對SiP 及微系統(tǒng)更高集成密度、更高性能、更高工作頻率的發(fā)展方向，傳統(tǒng)的組裝及封裝技術(shù)難以滿足要求，這促進(jìn)了如2.5D/3D 集成等先進(jìn)封裝技術(shù)的發(fā)展[6-7]。例如倒裝焊技術(shù)，通過芯片表面的微凸點(diǎn)與基板或管殼進(jìn)行互連，微凸點(diǎn)既能夠作為機(jī)械支撐也可以實(shí)現(xiàn)電氣互連，顯著提高芯片單位面積輸入/輸出（I/O）數(shù)及組裝密度[8]。作為立體互連及封裝形式，硅通孔（TSV）被認(rèn)為是“超越摩爾”最有前景的技術(shù)之一[6]。TSV 結(jié)合微凸點(diǎn)，能夠在三維方向獲得最大的堆疊密度及最小的外形尺寸，并且大大提升了芯片速度和低功耗性能，因此被視作是繼引線鍵合、載帶自動鍵合（TAB）和倒裝芯片之后的第四代封裝互連技術(shù)。除此之外，隨著芯片減薄技術(shù)及高密度鍵合技術(shù)的不斷發(fā)展，基于引線鍵合的裸芯片疊層技術(shù)能力持續(xù)提升，在基于TSV 的倒裝焊芯片疊層基礎(chǔ)上進(jìn)一步提高了組裝密度，成為實(shí)現(xiàn)高密度SiP、微系統(tǒng)的重要技術(shù)之一[9]。

后摩爾時代促使國際上的主流組裝及封裝技術(shù)由二維向三維方向發(fā)展。2011 年，美國Xilinx 公司與臺積電合作，利用TSV 轉(zhuǎn)接板技術(shù)推出了2.5D 封裝的現(xiàn)場可編程邏輯門陣列（FPGA）產(chǎn)品，在國際上首次利用轉(zhuǎn)接板技術(shù)實(shí)現(xiàn)了功能芯片的立體結(jié)構(gòu)封裝并成功應(yīng)用于成熟產(chǎn)品。隨后，IBM、Samsung、Tezzaron 等世界各大頂尖的半導(dǎo)體公司和研究所開發(fā)出了不同TSV 轉(zhuǎn)接板的立體封裝結(jié)構(gòu)并實(shí)現(xiàn)微組裝。同時美國國防部高級研究計(jì)劃局（DARPA）設(shè)立項(xiàng)目研發(fā)了多功能芯片、多功能基板、立體組裝及三維板間垂直互連等關(guān)鍵技術(shù)，成功實(shí)現(xiàn)了高密度、小型化微系統(tǒng)功能模塊的三維立體集成。近年來，如長電科技、華天科技等國內(nèi)領(lǐng)先的封裝企業(yè)以及如中國電科各研究所和西安微電子技術(shù)研究所等國內(nèi)科研院所，也陸續(xù)開發(fā)了2.5D/3D、SiP 技術(shù)和高性能倒裝焊及引線互連技術(shù)，具備一定的高密度模塊組裝及封裝能力。

然而隨著信息處理及傳輸速度要求的不斷提高，SiP、微系統(tǒng)模塊的高功能密度集成帶來了功率密度急劇增加的問題，因此保證內(nèi)部器件尤其是倒裝芯片的良好散熱通道是模塊結(jié)構(gòu)設(shè)計(jì)的關(guān)鍵。單倒裝焊芯片的非氣密性散熱封裝已十分成熟并在高可靠領(lǐng)域得到應(yīng)用。隨著高性能、小型化的需求日益增加，新一代SiP、微系統(tǒng)為集成了多個功能器件的系統(tǒng)化模塊，需同時將倒裝芯片與其他片式元器件和鍵合互連的裸芯片共同集成在腔體內(nèi)，因此需采用氣密性封裝保證鍵合的可靠性，傳統(tǒng)的非氣密性倒裝焊封裝方案無法滿足要求。

本文針對微系統(tǒng)的高集成度、高功能密度需求及倒裝焊芯片的散熱問題，重點(diǎn)介紹了基于TSV 轉(zhuǎn)接板的倒裝焊立體組裝、基于鍵合工藝的芯片疊層等高密度組裝技術(shù)以及倒裝焊芯片的雙通道散熱封裝方法。結(jié)合兩款高密度模塊的組裝及封裝工藝實(shí)施過程，介紹了相關(guān)技術(shù)在高可靠、高性能SiP 及微系統(tǒng)領(lǐng)域的典型應(yīng)用。

2 高密度集成關(guān)鍵技術(shù)

高密度集成關(guān)鍵技術(shù)包括高密度管殼和基板制造、高密度組裝互連、封裝和測試技術(shù)等多個環(huán)節(jié)，具體涉及封裝堆疊、芯片堆疊、TSV、基板埋置等先進(jìn)封裝技術(shù)及引線鍵合、倒裝芯片、微凸點(diǎn)等其他封裝工藝[10]。本文重點(diǎn)對模塊組裝和封裝的工藝技術(shù)進(jìn)行了介紹，包括基于TSV 轉(zhuǎn)接板的倒裝焊立體組裝技術(shù)及其過程控制、基于引線鍵合的裸芯片疊層技術(shù)等。

2.1 基于TSV 轉(zhuǎn)接板的倒裝焊立體組裝技術(shù)

傳統(tǒng)的倒裝焊裸芯片封裝直接在高溫共燒陶瓷（HTCC）管殼或低溫共燒陶瓷（LTCC）基板上進(jìn)行焊接，但隨著倒裝芯片的I/O 規(guī)模急劇增加，凸點(diǎn)尺寸不斷減小，模塊內(nèi)部集成度不斷提升，直接采用陶瓷管殼或基板進(jìn)行互連存在兩方面問題：（1）集成電路之間需要大量的布線互連，陶瓷管殼或基板受其布線尺寸的限制，將極大增加封裝尺寸，同時帶來更大的寄生電阻和串?dāng)_，嚴(yán)重影響高速信號的傳輸；（2）隨著大規(guī)模集成電路I/O 數(shù)的增加，倒裝芯片凸點(diǎn)的特征尺寸進(jìn)一步減小，陶瓷管殼或基板內(nèi)部焊盤的對位精度及倒裝焊區(qū)域的翹曲控制難度急劇增加，嚴(yán)重影響倒裝焊的質(zhì)量及可靠性。

通過TSV 轉(zhuǎn)接板進(jìn)行倒裝芯片的立體組裝可有效改善上述問題。圖1 中在倒裝芯片與陶瓷基板或管殼之間增加了一層TSV 轉(zhuǎn)接板，通過在TSV 轉(zhuǎn)接板上布線將倒裝芯片內(nèi)部的電源、地分別進(jìn)行合并引出，減少端口數(shù)量，從而可在硅基板另一面分布更大的凸點(diǎn)，實(shí)現(xiàn)“小球”轉(zhuǎn)“大球”，降低在陶瓷管殼上的組裝難度；此外，由于TSV 轉(zhuǎn)接板采用垂直互連方式，其經(jīng)過轉(zhuǎn)接后尺寸增量很小，滿足電子器件小型化的需求。

圖1 基于TSV 轉(zhuǎn)接板的倒裝焊疊層組裝結(jié)構(gòu)

當(dāng)模塊內(nèi)部集成多個倒裝芯片時，采用TSV 轉(zhuǎn)接板的優(yōu)勢將更加明顯。首先，由于硅基板的線條特征尺寸通常為10～20 μm，遠(yuǎn)小于HTCC 的布線尺寸（50～70 μm），采用TSV 轉(zhuǎn)接板集成多芯片時尺寸遠(yuǎn)小于直接集成在HTCC 管殼上的尺寸；其次，可根據(jù)功能需求將多個芯片集成在同一片TSV 轉(zhuǎn)接板上，形成標(biāo)準(zhǔn)化的功能單元組件，從而在后續(xù)設(shè)計(jì)過程中靈活選用，并能夠在組件級實(shí)現(xiàn)測試篩選，大幅降低設(shè)計(jì)及組裝、測篩成本。

高密度SiP、微系統(tǒng)模塊不同于傳統(tǒng)的混合集成電路，其內(nèi)部采用了如TSV、倒裝焊、鍵合芯片堆疊等立體組裝及先進(jìn)封裝工藝，且具有復(fù)雜的結(jié)構(gòu)，因此需著重對上述先進(jìn)組裝及封裝工藝進(jìn)行過程質(zhì)量檢驗(yàn)及可靠性評估。倒裝焊工藝質(zhì)量過程控制涉及基于TSV 的倒裝焊工藝可靠性評估、微凸點(diǎn)質(zhì)量檢測、倒裝焊翹曲控制等方面。目前業(yè)內(nèi)已針對單項(xiàng)工藝制訂了相關(guān)文件，但暫未形成完整的標(biāo)準(zhǔn)體系。

倒裝焊的工藝難點(diǎn)在于對位、焊球焊接、翹曲度、超細(xì)間隙清洗及底部填充等方面。針對以上難點(diǎn)，設(shè)計(jì)了芯片倒裝焊工藝流程（如圖2 所示），包括來料質(zhì)量控制、倒裝焊過程控制及焊后檢測等關(guān)鍵工序。為了提高倒裝焊接的成品率，制訂了以下質(zhì)量控制點(diǎn)：（1）對來料進(jìn)行芯片凸點(diǎn)檢驗(yàn)并利用臺階測試儀進(jìn)行基板翹曲度及凸點(diǎn)共面性檢測；（2）焊前對芯片及基板進(jìn)行預(yù)處理，以提高焊接質(zhì)量；（3）對位貼片后利用X光進(jìn)行初步檢測；（4）焊后清洗采用真空汽相工藝；（5）焊后進(jìn)行X 光檢測、焊點(diǎn)外部目檢及剪切力抽測。由于助焊劑主要存在于芯片與基板/管殼的細(xì)微間隙內(nèi)，為了提高清洗效果，采用真空汽相清洗工藝可對超細(xì)間隙內(nèi)的助焊劑進(jìn)行有效清洗[11]，再利用X 光及通斷測試對倒裝焊質(zhì)量進(jìn)行檢測（如圖3 所示），并從批量倒裝芯片中抽取數(shù)只進(jìn)行剪切力測試。

圖2 倒裝焊工藝及過程質(zhì)量控制流程

圖3 倒裝焊后X 光檢測結(jié)果

2.2 基于鍵合工藝的芯片疊層技術(shù)

高密度集成的另一項(xiàng)關(guān)鍵技術(shù)是基于鍵合工藝的芯片疊層，將多個芯片在垂直方向上進(jìn)行堆疊，并利用引線鍵合進(jìn)行互連。常見的三維芯片疊層結(jié)構(gòu)為金字塔型、十字交叉型及懸臂梁型[12]。金字塔型疊層芯片面積由下至上需依次減小，一般用于不同功能及尺寸芯片的堆疊，十字交叉型疊層芯片鍵合的引出端只能在芯片的兩端，懸臂梁型更適用于堆疊尺寸及布線相同的芯片，如存儲器等[12]。無論采用何種方式堆疊均存在散熱性能相對較差的問題[13]，因此功耗較大的芯片不宜采用該工藝。此外，隨著堆疊層數(shù)的增加，堆疊成品率將急劇下降，任何一層芯片的失效將導(dǎo)致整個堆疊組件的失效，因此在堆疊器件的選用、堆疊層數(shù)的設(shè)計(jì)上應(yīng)綜合考慮，以達(dá)到最優(yōu)設(shè)計(jì)。

懸臂梁型疊層的基本結(jié)構(gòu)為芯片－墊片－芯片的疊層結(jié)構(gòu)。芯片疊層的工藝流程如圖4 所示，各層芯片及墊片利用絕緣膠進(jìn)行粘接，并依次進(jìn)行芯片的鍵合。根據(jù)所需層數(shù)重復(fù)粘接及鍵合的工序，每次粘接及鍵合后分別進(jìn)行目檢，最后通過拉克試驗(yàn)對鍵合強(qiáng)度進(jìn)行無損檢測。為了減小堆疊芯片的整體高度，通常需對芯片及芯片間的墊片進(jìn)行減薄。由于兩層芯片的間隙為減薄后的墊片厚度，為了避免上層芯片壓住下層鍵合絲，應(yīng)對每一層芯片的鍵合絲引弧高度進(jìn)行控制。因此采用低引弧高度的鍵合工藝來降低引弧高度，即在鍵合前先在芯片上預(yù)置金球，并將一焊點(diǎn)鍵合在基板上，二焊點(diǎn)鍵合在預(yù)置的金球上，利用此方式最低可達(dá)到70 μm 左右的弧高，滿足減薄后墊片的疊層需求。已制作完成的懸臂梁型8 層堆疊芯片如圖5 所示。

圖4 芯片疊層工藝流程

圖5 基于鍵合工藝的懸臂梁型8 層堆疊芯片

3 基于倒裝焊的高效散熱封裝技術(shù)

為了解決倒裝焊芯片的散熱問題，設(shè)計(jì)了具有雙散熱通道的封裝結(jié)構(gòu)，即主散熱通道為芯片背面通過導(dǎo)熱膠、熱沉連接至封裝蓋板，副散熱通道為芯片凸點(diǎn)通過焊球、基板連接至封裝襯底。

對于內(nèi)部存在裸芯片及鍵合絲的模塊，需要采用氣密性封裝方式保證其可靠性，此時雙通道散熱的核心是如何實(shí)現(xiàn)倒裝芯片與封裝蓋板之間的良好熱接觸，同時保證模塊在受到機(jī)械外力時應(yīng)力不會完全施加至芯片上。圖6 為一種典型的氣密性高密度SiP 模塊雙散熱通道封裝結(jié)構(gòu)，該結(jié)構(gòu)通過在倒裝芯片上增加不同厚度的熱沉，并通過導(dǎo)熱保證不同高度的芯片與蓋板實(shí)現(xiàn)良好的接觸，同時增加蓋板厚度來提高剛度，抑制其形變。在工藝實(shí)現(xiàn)時，存在倒裝焊芯片高度不一致的情況，可利用光學(xué)測高及粘接不同厚度的熱沉進(jìn)行高度補(bǔ)償。

圖6 氣密性雙散熱通道封裝結(jié)構(gòu)

當(dāng)模塊集成度需求持續(xù)提高時，單面組裝已無法滿足更高的組裝密度需求，因此利用雙面立體封裝結(jié)構(gòu)來進(jìn)一步增加集成度。圖7 中將鍵合互連的裸芯片與基于TSV 轉(zhuǎn)接板的倒裝焊芯片分別置于模塊的兩個腔體。圖7 中上腔體為非氣密封裝，倒裝焊芯片/TSV 轉(zhuǎn)接板組件組裝完成后，在芯片表面涂抹導(dǎo)熱膠后進(jìn)行管帽的粘接，導(dǎo)熱膠同時起到散熱及粘接的作用。下腔體為氣密性封裝，為裸芯片鍵合工藝可靠性提供了保障。

圖7 非氣密性雙通道散熱封裝結(jié)構(gòu)

4 高密度組裝及封裝技術(shù)的典型應(yīng)用

基于上述關(guān)鍵技術(shù)，實(shí)現(xiàn)了一款高可靠高性能信息處理SiP 模塊的高密度組裝及高效散熱封裝，其封裝形式為陶瓷柱柵陣列（CCGA）氣密性封裝，內(nèi)部包含處理器、FPGA、存儲器等多款大規(guī)模集成電路以及薄膜電阻網(wǎng)絡(luò)、表貼電容等其他元器件，完成組裝的SiP模塊如圖8 所示。模塊尺寸為43 mm×43 mm×5.65 mm，氣密性可達(dá)5×10-9Pa·m3/s，其平面面積約為采用印制電路板（PCB）裝配工藝實(shí)現(xiàn)相同功能的產(chǎn)品的1/10。

圖8 高密度組裝SiP 模塊

模塊制造過程為：（1）基于TSV 倒裝焊疊層技術(shù)分別將處理器、FPGA 等倒裝芯片與TSV 轉(zhuǎn)接板互連，形成TSV 組件；（2）通過定制的測試夾具對組件進(jìn)行測試，然后將測試合格的TSV 組件背面植球柵陣列（BGA）焊球后倒裝焊接至HTCC 上；（3）利用基于引線鍵合的多層芯片堆疊技術(shù)組裝存儲器等疊層芯片，采用成熟的粘接、鍵合工藝組裝其他電容、芯片等元器件；（4）通過導(dǎo)熱膠及不同厚度的熱沉使倒裝焊芯片與蓋板實(shí)現(xiàn)良好的接觸；（5）利用激光熔封工藝對模塊進(jìn)行氣密性封裝。

雙面嵌套腔體封裝結(jié)構(gòu)的微系統(tǒng)模塊如圖9 所示，其正面為非氣密性腔體，采用基于TSV 的多芯片倒裝焊技術(shù)組裝了處理器、FPGA、PowerPC 中央處理器等倒裝芯片，同時還集成了200 余只表貼阻容器件；背面為兩個嵌套氣密性封裝腔體，組裝了所有的鍵合裸芯片，包括內(nèi)腔的存儲器、Flash 等芯片及外腔的CMOS 圖像傳感器（CIS）芯片，腔體的氣密性可保證鍵合可靠性。

圖9 雙面嵌套多腔體微系統(tǒng)模塊

模塊制造過程為：（1）分別將倒裝芯片與TSV 轉(zhuǎn)接板互連形成多芯片組件，并進(jìn)行測試、底部填充及背面植球；（2）將多芯片組件倒裝焊接至HTCC 上并進(jìn)行底部填充，同時利用回流焊工藝組裝表貼阻容器件；（3）倒裝芯片背面涂抹導(dǎo)熱膠，與管帽進(jìn)行接觸散熱，并通過管帽邊緣用環(huán)氧樹脂粘接的方式進(jìn)行非氣密性封裝；（4）背面內(nèi)腔利用基于引線鍵合的多層芯片堆疊技術(shù)組裝裸芯片后，采用平行縫焊進(jìn)行氣密性封裝；（5）在內(nèi)腔蓋板上粘接陶瓷墊片及CIS 芯片并完成鍵合；（6）同樣利用平行縫焊進(jìn)行外腔光窗蓋板的氣密性封裝。雙面三腔體模塊結(jié)構(gòu)可同時滿足倒裝芯片的散熱及CIS 的采光需求。

5 結(jié)論

本文重點(diǎn)介紹了基于TSV 倒裝焊、芯片疊層的高密度組裝工藝與高效散熱封裝技術(shù)在高密度SiP、微系統(tǒng)領(lǐng)域的典型應(yīng)用。利用基于TSV 轉(zhuǎn)接板的倒裝焊實(shí)現(xiàn)了多芯片的模組化立體集成，并通過來料質(zhì)量檢測、倒裝焊接過程控制、焊后檢測等關(guān)鍵工序提高了工藝成品率。此外，采用芯片、墊片減薄技術(shù)及低引弧高度鍵合工藝實(shí)現(xiàn)了芯片疊層，可顯著提升組裝密度。針對倒裝芯片的散熱問題，設(shè)計(jì)了具有雙散熱通道的封裝結(jié)構(gòu)?；谝陨霞夹g(shù)，實(shí)現(xiàn)了信息處理SiP 模塊的高密度、氣密性封裝以及同時滿足多倒裝芯片散熱與CIS 采光需求的雙面三腔體微系統(tǒng)模塊封裝。