屈峰成

（深圳市西點(diǎn)精工技術(shù)有限公司，廣東 深圳 518000）

隨著通信技術(shù)的不斷發(fā)展，高頻高速電路越來(lái)越多地應(yīng)用到系統(tǒng)中，高頻高速的同時(shí)伴隨著高密度高散熱，這使得越來(lái)越多的表面貼片的電子元器件安裝在印制電路板（PCB）上。由于PCB的布局變得更加緊湊，表面貼片元器件（SMD）相鄰連接盤(pán)的間距也越來(lái)越小。目前主流25 Gbps以上的高速器件都傾向于使用小間距的表面貼片安裝，如SAS（Serial Attached SCSI）連接器貼裝連接盤(pán)的最小節(jié)距為1.27 mm[1]，QSFP（Quad Small Form-Factor Pluggable）連接器連接盤(pán)的最小節(jié)距為0.8 mm[2]，而我們?nèi)粘Ｊ褂肬SB Type C連接器連接盤(pán)的最小節(jié)距則僅僅為0.5 mm[3]。

因此如何正確合理地從這些小間距SMD中扇出高速信號(hào)對(duì)于整個(gè)數(shù)字信號(hào)鏈路變得至關(guān)重要。

1 QSFP的管腳定義和安裝連接盤(pán)

QSFP連接器意為四通道小型可插拔連接器，它是為了適應(yīng)5G發(fā)展中巨大的數(shù)據(jù)傳輸和存儲(chǔ)要求而產(chǎn)生的高速I/O接口。由于其小間距多通道，且又能熱插拔和使用便捷的特點(diǎn)，被廣泛地應(yīng)用于云計(jì)算、光通信、大型交換機(jī)和數(shù)據(jù)中心[4]。根據(jù)國(guó)際存儲(chǔ)、網(wǎng)絡(luò)和工業(yè)協(xié)會(huì)（SNIA）統(tǒng)一規(guī)定QSFP連接器的外形尺寸和管腳功能定義，圖1為表面貼裝的QSFP板端連接器。

圖1 QSFP板端連接器圖

QSFP連接器一共有兩排共38個(gè)管腳需要通過(guò)焊接安裝在PCB上，其定義如圖2所示，包含8個(gè)高速差分信號(hào)對(duì)，4對(duì)為驅(qū)動(dòng)端Tx，4對(duì)為接收端Rx，4組相鄰的信號(hào)管腳與接地管腳排列均為GSSGSSG（S代表信號(hào)，G代表接地）。

圖2 QSFP各個(gè)管腳定義圖

QSFP板端連接器表面貼片的連接盤(pán)位置和尺寸如圖3所示。圖中A代表相鄰連接盤(pán)中心的間距為0.8 mm；B代表連接盤(pán)長(zhǎng)度為1.8 mm；C代表連接盤(pán)寬度為0.35 mm。可以看出連接盤(pán)的信號(hào)走線初始只能從X方向扇出，Y方向受到限制。

目前高速信號(hào)完整性以阻抗、回波損耗、插入損耗、近端串?dāng)_和遠(yuǎn)端串?dāng)_等性能指標(biāo)好壞來(lái)判斷信號(hào)質(zhì)量?jī)?yōu)劣[5]，而最突出的就是近端串?dāng)_和遠(yuǎn)端串?dāng)_，它們代表整個(gè)高速信號(hào)內(nèi)部之間干擾的影響。所以文章以單通道28 Gbps速率QSFP板端連接器表面貼片封裝的信號(hào)扇出為研究對(duì)象，對(duì)相鄰差分信號(hào)間的近端串?dāng)_和遠(yuǎn)端串?dāng)_性能優(yōu)劣做比較分析。

2 基于CST建模仿真與結(jié)果分析

文章采用三維電磁仿真軟件CST進(jìn)行建模[6]，由于文章只針對(duì)高速信號(hào)的扇出做研究，所以截取1～7號(hào)管腳的連接盤(pán)，即兩組高速差分信號(hào)對(duì)管腳和其周圍的參考接地管腳，而低速和電源信號(hào)不作為研究對(duì)象。PCB的疊層信息如圖4所示，共為4層板，表層和底層為信號(hào)層，中間兩層為接地層與電源層，板厚1.6 mm，基板材料為高頻材料Megtron6，介電常數(shù)（Dk）為3.6，損耗正切（Df）為0.006，連接盤(pán)的尺寸如圖3所示。

圖3 QSFP板端連接器SMT連接盤(pán)位置和尺寸圖

圖4 4層PCB的疊層結(jié)構(gòu)圖

2.1 差分緊耦合和松耦合走線扇出對(duì)信號(hào)特性的影響

信號(hào)走線從表面貼裝連接盤(pán)以差分走線的形式扇出，接地連接盤(pán)用接地過(guò)孔與PCB的接地層相連。由于QSFP協(xié)議規(guī)定差分信號(hào)目標(biāo)阻抗為100 Ω，所以信號(hào)走線在表面信號(hào)層以匹配100 Ω的差分阻抗分別采用緊耦合和松耦合的形式建模。通常，當(dāng)差分信號(hào)的空氣間距（air gap）小于或等于信號(hào)線寬，且信號(hào)線寬小于0.38 mm時(shí)，認(rèn)為差分走線耦合緊密；當(dāng)差分信號(hào)的空氣間距大于或等于1.5倍信號(hào)線寬時(shí)，則認(rèn)為差分走線耦合松弛。所以仿真將緊耦合設(shè)置為信號(hào)線寬/空氣間距/信號(hào)線寬為0.15 mm/0.10 mm/0.15 mm，松耦合設(shè)置為信號(hào)線寬/空氣間距/信號(hào)線寬為0.20 mm/0.30 mm/0.20 mm。兩組相鄰差分對(duì)信號(hào)沿信號(hào)走線扇出方向的耦合距離D均為10 mm，建模如圖5所示。

圖5 兩組差分信號(hào)的走線扇出模型圖

經(jīng)過(guò)仿真運(yùn)算后，兩組從表面貼片焊盤(pán)扇出的差分走線的近端串?dāng)_和遠(yuǎn)端串?dāng)_結(jié)果對(duì)比如圖6所示。因?yàn)閭鬏斔俾蕿?8 Gbps，所以仿真頻率帶寬設(shè)置為20 GHz，并以14 GHz的頻率為判斷界限。可以看出，近端串?dāng)_除了個(gè)別頻率點(diǎn)松耦合優(yōu)于或相當(dāng)于緊耦合，其余頻段整體都比緊耦合要差，在14 GHz兩者相差4.87 dB；而遠(yuǎn)端串?dāng)_松耦合整體頻段都比緊耦合要差，在14 GHz兩者相差7.21 dB。

圖6 兩組差分信號(hào)的走線扇出仿真結(jié)果對(duì)比圖

2.2 差分過(guò)孔的扇出對(duì)信號(hào)特性的影響

當(dāng)信號(hào)走線從信號(hào)表面貼片焊盤(pán)以差分走線的形式扇出后，如果因?yàn)镻CB表層空間限制，則不得不需要通過(guò)信號(hào)過(guò)孔將信號(hào)走線扇出到PCB的其他信號(hào)層。所以仿真仍然采用緊耦合方式，兩組信號(hào)走線從表層信號(hào)層通過(guò)差分過(guò)孔引至底層信號(hào)層扇出信號(hào)走線。然后將兩組信號(hào)差分過(guò)孔沿走線方向的距離設(shè)置為L(zhǎng)，L分別為0、1 mm、2 mm、7 mm四種情況，且總體耦合距離D仍然為10 mm，建模如圖7所示。

圖7 兩組差分信號(hào)不同過(guò)孔距離的模型圖

通常在孔徑、孔間距確定的情況下，差分過(guò)孔需要調(diào)節(jié)反焊盤(pán)大小來(lái)適配100 Ω差分阻抗的指標(biāo)。當(dāng)L≤1 mm時(shí)，兩組相鄰的差分過(guò)孔各自的反焊盤(pán)不完整，即反焊盤(pán)之間的接地銅皮被貫穿；當(dāng)L≥2 mm時(shí)，兩組相鄰的差分過(guò)孔各自的反焊盤(pán)完整，即反焊盤(pán)之間有接地銅皮完全地隔離。經(jīng)過(guò)仿真運(yùn)算后，四種情況的近端串?dāng)_和遠(yuǎn)端串?dāng)_結(jié)果對(duì)比如圖8所示?？梢钥闯觯琇≤1 mm近端串?dāng)_和遠(yuǎn)端串?dāng)_結(jié)果均遠(yuǎn)遠(yuǎn)差于L≥2 mm，兩者存在數(shù)量級(jí)的差距；而當(dāng)錯(cuò)位距離L＞2 mm后，隨著L的增大，近端串?dāng)_和遠(yuǎn)端串?dāng)_的dB值會(huì)變得更小，但優(yōu)化效果已變得微小。

圖8 四種距離的差分過(guò)孔扇出的仿真結(jié)果對(duì)比圖

3 結(jié)語(yǔ)

文章采用電磁仿真軟件CST對(duì)QSFP高速板端連接器的表面貼片封裝與差分信號(hào)的扇出建模仿真，根據(jù)相鄰的差分信號(hào)間不同的扇出形式，對(duì)其近端串?dāng)_和遠(yuǎn)端串?dāng)_的信號(hào)特性進(jìn)行對(duì)比分析。仿真結(jié)果表明：表面貼片封裝的差分信號(hào)走線扇出盡可能采用緊密耦合的形式，以降低相鄰信號(hào)間的串?dāng)_；而對(duì)于需要差分過(guò)孔換層扇出的情況時(shí)，則盡量讓相鄰的兩組差分過(guò)孔之間錯(cuò)位，錯(cuò)位的距離越遠(yuǎn)越好，如果扇出的空間有限，至少要使得接地銅皮將兩組差分過(guò)孔完全隔離，以保證兩組差分過(guò)孔的反焊盤(pán)完整，從而減小相鄰信號(hào)間的串?dāng)_。