張禮懌，張沁楓，俞 陽，卓 琳

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

1 引言

壓控振蕩器（VCO）作為鎖相環(huán)（PLL）中的關(guān)鍵模塊，其性能在很大程度上決定了PLL的綜合工作性能。通常低相位噪聲、寬頻帶單片PLL電路多采用電感電容壓控振蕩器（LC-VCO），且所用的電感為固定值電感，振蕩頻率調(diào)整由電容變化來實(shí)現(xiàn)。為了覆蓋較寬的調(diào)諧范圍，業(yè)內(nèi)常采用開關(guān)電容陣列構(gòu)成連續(xù)且有部分重疊的多個(gè)子頻帶[1]，作為LC-VCO的粗調(diào)電容，可變電容作為LC-VCO的細(xì)調(diào)電容，以此來實(shí)現(xiàn)目標(biāo)頻率的鎖定，配合自動(dòng)頻率校準(zhǔn)（AFC）[2]技術(shù)選擇合適的子頻帶，可以優(yōu)化輸出噪聲。同時(shí)，LC-VCO中的晶體管性能會(huì)隨工作頻率的變化而變化，從而導(dǎo)致其電壓輸出幅度的變化，而電壓輸出幅度的變化也會(huì)影響LC-VCO的輸出噪聲性能，因此有必要同時(shí)進(jìn)行VCO的自動(dòng)幅度校準(zhǔn)（AAC）[3]。

傳統(tǒng)AFC電路可分為開環(huán)校準(zhǔn)[4]和閉環(huán)校準(zhǔn)[5]兩大類，近年來也出現(xiàn)了很多校準(zhǔn)電路新結(jié)構(gòu)[6-7]。閉環(huán)校準(zhǔn)電路通過將VCO調(diào)諧電壓與2個(gè)參考閾值電壓進(jìn)行比較，來調(diào)整開關(guān)電容的接入大小；開環(huán)校準(zhǔn)電路的VCO調(diào)諧電壓為固定值，通過在固定時(shí)間窗口中計(jì)算VCO的周期并與所需周期進(jìn)行比較，來調(diào)節(jié)接入電容的大小。相較于閉環(huán)校準(zhǔn)依賴整個(gè)環(huán)路條件，開環(huán)校準(zhǔn)的靈活性更高。此外，AFC可以分為數(shù)字AFC、模擬AFC、數(shù)模混合AFC，數(shù)?；旌辖Y(jié)構(gòu)AFC兼具易于實(shí)現(xiàn)、誤差小和工作頻率高的優(yōu)點(diǎn)[8]。

本設(shè)計(jì)在傳統(tǒng)數(shù)?；旌辖Y(jié)構(gòu)AFC的基礎(chǔ)上，采用開環(huán)模式、利用反饋時(shí)鐘的采樣觸發(fā)機(jī)制進(jìn)行頻率檢測(cè)，在只增加部分?jǐn)?shù)字電路和少量模擬電路的前提下提高了頻率校準(zhǔn)精度，實(shí)現(xiàn)了自動(dòng)頻率校準(zhǔn)，有效降低了VCO噪聲在PLL輸出噪聲中的占比，最終實(shí)現(xiàn)了PLL頻率綜合器的相位噪聲和均方根抖動(dòng)指標(biāo)的提升。

2 自動(dòng)校準(zhǔn)流程及電路設(shè)計(jì)

VCO自動(dòng)幅度、頻率校準(zhǔn)電路結(jié)構(gòu)如圖1所示，控制校準(zhǔn)過程的有限狀態(tài)機(jī)（FSM）在校準(zhǔn)啟動(dòng)后切斷原有PLL環(huán)路，將VCO的控制電壓Vtune鉗位在電源電壓的一半，即VDD/2，同時(shí)將預(yù)分頻器（DIVP）和反饋分頻器（DIVN）設(shè)置為固定分頻比，根據(jù)輸入的頻率檢測(cè)結(jié)果和幅度檢測(cè)結(jié)果，F(xiàn)SM向VCO輸出6 bit幅度調(diào)節(jié)控制字和7 bit頻率調(diào)節(jié)控制字，圖中fREF為參考時(shí)鐘輸入頻率，fVCO為VCO輸出頻率。

圖1 VCO自動(dòng)幅度、頻率校準(zhǔn)電路結(jié)構(gòu)

目標(biāo)VCO的頻率范圍為2.7～3.1 GHz，由于Vtune受限于電源電壓，為實(shí)現(xiàn)寬調(diào)諧范圍，需要壓控增益KVCO值很大，這就需要可變電容的C-V曲線非常陡峭，從而導(dǎo)致可變電容調(diào)頻-調(diào)幅（AM-FM）效應(yīng)帶來的噪聲急劇增加[9]。因此本設(shè)計(jì)采用電容陣列將VCO劃分為多個(gè)子頻帶。為進(jìn)一步提高VCO的近端噪聲性能，采用PMOS交叉耦合對(duì)結(jié)構(gòu)，尾電流源采用開關(guān)電阻陣列結(jié)構(gòu)，利用電阻改變偏置電流大小，有效地隔絕地和MOS電流管的噪聲進(jìn)入VCO。

2.1 自動(dòng)校準(zhǔn)流程

校準(zhǔn)控制狀態(tài)機(jī)的輸入為幅度控制字初始值、頻率控制字初始值、幅度初始閾值VT1、幅度最大閾值VT2、頻率初始閾值fT1、頻率最大閾值fT2，以及3個(gè)確認(rèn)計(jì)數(shù)器閾值N1、N2和N3，相關(guān)控制信號(hào)有幅度檢測(cè)反饋信號(hào)、頻率比較反饋信號(hào)、狀態(tài)機(jī)使能信號(hào)和復(fù)位信號(hào)，狀態(tài)機(jī)輸出為幅度比較使能、幅度控制字、頻率檢測(cè)使能、頻率檢測(cè)觸發(fā)脈沖和頻率控制字。VCO自動(dòng)校準(zhǔn)啟動(dòng)時(shí)，VCO可以通過寄存器預(yù)設(shè)幅度控制初始值正常啟振；頻率控制初始值設(shè)置在接入最大電容值處，使頻率檢測(cè)可以從最低頻率開始。自動(dòng)校準(zhǔn)流程如圖2所示。

2.2 幅度校準(zhǔn)電路

自動(dòng)幅度校準(zhǔn)電路（AAC）如圖3所示，主要由參考電壓偏置電路、采樣比較器以及數(shù)字狀態(tài)機(jī)3部分組成[10]。VCO的輸出信號(hào)通過緩沖電路由差分信號(hào)轉(zhuǎn)換為電壓信號(hào)，輸入電壓比較器的一端，比較器另一端輸入的是預(yù)設(shè)參考電壓，模擬電平比較器將兩者比較后的結(jié)果反饋到數(shù)字控制狀態(tài)機(jī)中，數(shù)字狀態(tài)機(jī)根據(jù)輸入的比較結(jié)果對(duì)幅度控制字進(jìn)行調(diào)整。

圖2 自動(dòng)校準(zhǔn)流程

圖3 自動(dòng)幅度校準(zhǔn)電路

2.3 頻率校準(zhǔn)電路

自動(dòng)頻率校準(zhǔn)電路（AFC）在設(shè)定目標(biāo)頻率后通過切換固定分頻比，利用fREF和fVCO應(yīng)有的比例關(guān)系來進(jìn)行頻率校準(zhǔn)，即fREF/M=fVCO/(P×N)，其中M為參考分頻比，P為預(yù)分頻比，N為反饋分頻比。本設(shè)計(jì)采用的是基于反饋時(shí)鐘信號(hào)連續(xù)觸發(fā)固定周期數(shù)的參考信號(hào)來實(shí)現(xiàn)頻率檢測(cè)的方法，該方法利用了連續(xù)除2分頻器構(gòu)成的N分頻器的輸出信號(hào)特性。

反饋分頻器電路結(jié)構(gòu)如圖4（a）所示，反饋分頻器FDIVN由20級(jí)連續(xù)電流模式邏輯（CML）結(jié)構(gòu)除2分頻器串聯(lián)構(gòu)成，再通過CML結(jié)構(gòu)邏輯與門將逐級(jí)2分頻后的輸出信號(hào)相與。D[19:0]是20級(jí)分頻器的置位端，分頻計(jì)數(shù)的初始值對(duì)應(yīng)D[19:0]的值取反。FDIVN_EN信號(hào)則是使能信號(hào)，F(xiàn)DIVN_EN為0時(shí)，反饋分頻器處于置位狀態(tài)；FDIVN_EN為1時(shí)，反饋分頻器處于計(jì)數(shù)狀態(tài)。fVCO經(jīng)過預(yù)分頻器輸入反饋分頻器時(shí)鐘端FDIVN_CP，計(jì)數(shù)器對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行連續(xù)計(jì)數(shù)，終值為0xFFFFD。

反饋分頻器的輸出FDIVN_OUTN接觸發(fā)器DFF1的D端，CP端信號(hào)則與反饋分頻器時(shí)鐘相同，當(dāng)計(jì)數(shù)到0xFFFFD的時(shí)候，F(xiàn)DIVN_OUT由低變?yōu)楦?，在下個(gè)fVCO/P上升沿時(shí)，DFF1采樣到低電平，它的QN端 輸 出 到MUX1，MUX1的 輸 出 反 饋 到FDIVN_EN。因此在計(jì)數(shù)到終值0xFFFFD后的下個(gè)FDIVN_CP上升沿時(shí)，F(xiàn)DIVN_EN為0，F(xiàn)DIVN進(jìn)入置位狀態(tài)，載入此時(shí)D[19:0]的值，同時(shí)使反饋分頻器的輸出OUT也由高變?yōu)榈?，DFF1在下個(gè)時(shí)鐘上升沿采樣到低電平，通過MUX1反饋到FDIVN_EN，工作時(shí)序如圖4（b）所示。MUX1在正常分頻狀態(tài)時(shí)，選擇IN2作為輸入，而在頻率校準(zhǔn)狀態(tài)時(shí)則選擇IN1作為輸入，此時(shí)的IN1是專為校準(zhǔn)進(jìn)行重定時(shí)的A_CP信號(hào)。

圖4 反饋分頻器電路和時(shí)序

AFC的頻率檢測(cè)由重定時(shí)電路和觸發(fā)電路來實(shí)現(xiàn)，頻率校準(zhǔn)電路如圖5所示，重定時(shí)電路利用校準(zhǔn)控制狀態(tài)機(jī)給出的N2_A、fREF、fVCO/P信號(hào)產(chǎn)生關(guān)鍵的觸發(fā)信號(hào)A_CP，而狀態(tài)機(jī)給出的N2_ENQ信號(hào)則用于復(fù)位觸發(fā)電路中的鎖存器RS1和2個(gè)觸發(fā)器DFF5和DFF6。

重定時(shí)電路的3個(gè)CML結(jié)構(gòu)觸發(fā)器中，DFF2用fREF觸發(fā)，DFF3和DFF4用fVCO/P觸發(fā)，通過DFF4的Q端來復(fù)位DFF2和DFF3，使得DFF4的輸出信號(hào)A_CP/A_CPN（DFF4_Q/QN）的脈寬固定為一個(gè)fVCO/P周期。重定時(shí)電路時(shí)序如圖6（a）所示，狀態(tài)機(jī)輸出的N2_A脈沖周期為M個(gè)參考時(shí)鐘周期tREF，到達(dá)重定時(shí)模塊后用fREF信號(hào)在DFF2進(jìn)行邊沿對(duì)齊，DFF2_Q在輸入到DFF3后，被fVCO/P觸發(fā)，再經(jīng)過DFF4的復(fù)位，使得DFF3的輸出周期tDFF3與DFF4的輸出周期相同，而DFF4的輸出DFF4_Q為關(guān)鍵信號(hào)A_CP，它的周期tA_CP為整數(shù)NA_CP個(gè)P乘以VCO輸出時(shí)鐘周期tVCO，其中高電平為（NA_CP-1）個(gè)P×tVCO周期，低電平為1個(gè)P×tVCO周期。在進(jìn)行頻率校準(zhǔn)時(shí)，如果VCO振蕩頻率在目標(biāo)范圍內(nèi)，對(duì)于目標(biāo)分頻比Ntarget，應(yīng)該有Ntarget×P×tVCO與M×tREF相等，此時(shí)NA_CP=Ntarget，A_CP信號(hào)周期為NA_CP×P×tVCO；如果VCO振蕩頻率過低，P×tVCO增大，當(dāng)增大到(Ntarget-1)×P×tVCO=M×tREF時(shí)，A_CP則會(huì)少1個(gè)P×tVCO周期，即NA_CP=Ntarget-1；如果VCO振蕩頻率過高，P×tVCO減小，當(dāng)減小到(Ntarget+1)×P×tVCO=M×tREF時(shí)，A_CP則會(huì)多1個(gè)P×tVCO周期，即NA_CP=Ntarget+1。將A_CP信號(hào)通過MUX1輸入到反饋分頻器的FDIVN_EN端，觸發(fā)電路通過A_CPN信號(hào)觸發(fā)反饋分頻器的輸出FDIVN_OUT，從而進(jìn)行頻率檢測(cè)。

圖5 頻率校準(zhǔn)電路

圖6 頻率校準(zhǔn)工作時(shí)序

校準(zhǔn)模式下的反饋分頻器依然根據(jù)輸入的時(shí)鐘fVCO/P進(jìn)行計(jì)數(shù)，此時(shí)N與Ntarget相等，每個(gè)分頻周期需要FDIVN_EN來進(jìn)行復(fù)位。FDIVN_EN由原來通過FDIVN_OUT信號(hào)控制改為通過A_CP信號(hào)控制，可以實(shí)現(xiàn)A_CP信號(hào)的NA_CP個(gè)P×tVCO周期和反饋分頻器的Ntarget個(gè)P×tVCO周期的比較。由于NA_CP可能會(huì)發(fā)生變化，而反饋分頻器的Ntarget是固定的，所以FDIVN_OUT會(huì)有3種不同的情況。如圖6（a）中所示，F(xiàn)DIVN_OUT'為NA_CP與Ntarget相等時(shí)的輸出，此時(shí)反饋分頻器計(jì)數(shù)時(shí)長N×P×tVCO與M×tREF的時(shí)間差不超過1個(gè)P×tVCO；FDIVN_OUT″為NA_CP與Ntarget+1相等時(shí)的輸出，此時(shí)反饋分頻器計(jì)數(shù)時(shí)長比M×tREF小1個(gè)P×tVCO以上；FDIVN_OUT?為NA_CP與Ntarget-1相等時(shí)的輸出，此時(shí)反饋分頻器計(jì)數(shù)時(shí)長比M×tREF大1個(gè)P×tVCO以上。

AFC的觸發(fā)電路由1個(gè)緩沖器BUF1、1個(gè)鎖存器RS1、2個(gè)觸發(fā)器DFF5和DFF6組成。觸發(fā)電路分為2條檢測(cè)路徑，輸入信號(hào)均為FDIVN_OUT，一條通過BUF1進(jìn)行延遲，另一條通過鎖存器RS1進(jìn)行鎖存，鎖存器的復(fù)位信號(hào)是狀態(tài)機(jī)輸出的N2_ENQ，輸出的信號(hào)再分別輸入DFF5和DFF6，它們的CP信號(hào)是A_CPN信號(hào)。只憑借重定時(shí)電路A_CP信號(hào)觸發(fā)反饋分頻器FDIVN_OUT信號(hào)反映的3種頻率比較狀態(tài)不適于狀態(tài)機(jī)中的數(shù)字電路處理。對(duì)于FDIVN_OUT信號(hào)，通過鎖存器RS1后保留了下降沿的信息，在N2_ENQ的上升沿恢復(fù)為高；而通過BUF1保持和RS1的輸出一樣的下降沿延遲。觸發(fā)電路時(shí)序如圖6（b）所示，這樣DFF5（Q2）和DFF6（Q2N）就可以產(chǎn)生出多種不同的情況，3種頻率狀態(tài)分別表示VCO頻率與目標(biāo)頻率接近、過高和過低，比較結(jié)果用于數(shù)字電路控制VCO頻率調(diào)整。

3 仿真及版圖

通過仿真，整個(gè)VCO子頻帶可以覆蓋2.65～3.15 GHz，每個(gè)子頻帶覆蓋范圍為30～50 MHz，KVCO為10～15 MHz/V。設(shè)置目標(biāo)VCO頻率為2949.12 MHz，啟動(dòng)自動(dòng)校準(zhǔn)后，電阻控制字RS[5:0]設(shè)為0x05，電容控制字CS[6:0]設(shè)為0x40，在TT條件下，利用仿真工具進(jìn)行混合仿真，VCO自動(dòng)校準(zhǔn)時(shí)序仿真結(jié)果如圖7所示，從20 μs開始，電路大約需100 μs完成整個(gè)自動(dòng)校準(zhǔn)過程，通過減少幅度檢測(cè)和頻率檢測(cè)的確認(rèn)次數(shù)，此時(shí)間可縮短到50 μs以內(nèi)。

圖7 VCO自動(dòng)校準(zhǔn)時(shí)序仿真結(jié)果

在本設(shè)計(jì)中，幅度校準(zhǔn)電路實(shí)際版圖和頻率校準(zhǔn)電路實(shí)際版圖如圖8所示，幅度校準(zhǔn)電路的尺寸大約為400 μm×200 μm，頻率校準(zhǔn)電路的尺寸約為390 μm×70 μm。

圖8 自動(dòng)校準(zhǔn)電路版圖

4 測(cè)試與對(duì)比

鎖相環(huán)頻率綜合器中的VCO校準(zhǔn)模塊測(cè)試環(huán)境包括電源、信號(hào)源、信號(hào)源分析儀和測(cè)試電路板，用于驗(yàn)證頻率綜合器輸出時(shí)鐘相位噪聲受VCO自動(dòng)校準(zhǔn)功能的影響。

電路測(cè)試環(huán)境如圖9（a）所示，在室溫環(huán)境下，VCO工作在2949.12 MHz，VCO自動(dòng)校準(zhǔn)功能未開啟時(shí)的相位噪聲如圖9（b）所示，24分頻后輸出122.88MHz時(shí)的1 MHz頻偏處的相位噪聲為-149.5 dBc/Hz，0.01～10 MHz積分抖動(dòng)為124.5 fs。當(dāng)開啟VCO自動(dòng)校準(zhǔn)功能后，輸出分頻時(shí)鐘相位噪聲如圖9（c）所示，帶外相位噪聲變?yōu)?152.5 dBc/Hz，抖動(dòng)性能提高，0.01～10 MHz積分抖動(dòng)減小為105 fs。

測(cè)試結(jié)果與現(xiàn)有國內(nèi)外應(yīng)用于低抖動(dòng)頻率綜合器自動(dòng)校準(zhǔn)技術(shù)的研究成果對(duì)比如表1所示，可以看出，本文提出的自動(dòng)校準(zhǔn)電路在頻率檢測(cè)精度和輸出相位噪聲方面有一定優(yōu)勢(shì)。

圖9 鎖相環(huán)電路測(cè)試

表1 本文工作與其他文獻(xiàn)比較

5 結(jié)論

本文提出了一種采用0.18 μm SiGe BiCMOS工藝設(shè)計(jì)的鎖相環(huán)自動(dòng)校準(zhǔn)電路。該電路利用原有反饋分頻器，通過參考信號(hào)對(duì)狀態(tài)機(jī)頻率檢測(cè)脈沖進(jìn)行重定時(shí)，再用反饋分頻信號(hào)觸發(fā)檢測(cè)，實(shí)現(xiàn)了高精度頻率檢測(cè)。同時(shí)結(jié)合幅度檢測(cè)，保證VCO工作在最佳子頻帶的同時(shí)處于最大輸出幅度，得到最優(yōu)的相位噪聲性能。測(cè)試結(jié)果表明，該校準(zhǔn)電路可以有效提高輸出時(shí)鐘信號(hào)的帶外噪聲性能，是超低抖動(dòng)頻率綜合器電路的關(guān)鍵模塊之一。