張少昆 孫 微 范 濤 溫旭輝 張 棟

基于分立器件并聯(lián)的高功率密度碳化硅電機控制器研究

張少昆1,2孫 微1,2范 濤1,2溫旭輝1,2張 棟1,2

（1. 中國科學(xué)院電工研究所 北京 100190 2. 中國科學(xué)院電力電子與電氣驅(qū)動重點實驗室 北京 100190）

新能源車用的電機控制器通常通過大功率模塊來完成，但大功率模塊一般成本比較高，體積比較大，資源也有限。該文基于SiC MOSFET分立器件并聯(lián)設(shè)計了一種高功率密度電機控制器，為了從電氣和散熱角度最大程度地提升材料和空間利用率，實現(xiàn)高功率密度以及分立器件的良好動靜態(tài)均流，設(shè)計了一種新型的電子系統(tǒng)結(jié)構(gòu)，并提出了一種能動態(tài)平衡并聯(lián)MOSFET電流的高抗擾驅(qū)動電路以及可實現(xiàn)低寄生電感、大電流以及高散熱的適合分立器件并聯(lián)應(yīng)用的新型印制電路板（PCB）疊層母排設(shè)計方法。提出的電路及方法既有利于實現(xiàn)并聯(lián)器件的動靜態(tài)均流，又可以減小寄生電感造成的影響，還可以有效抑制負向串?dāng)_電壓。對基于上述研究成果開發(fā)出的碳化硅電機控制器，經(jīng)過雙脈沖及功率實驗，結(jié)果表明，設(shè)計的分立器件并聯(lián)控制器并聯(lián)均流效果好、散熱好、功率密度高，在風(fēng)冷的條件下，實現(xiàn)了效率最高為99.5%，功率密度為60 kW/L，可應(yīng)用到新能源整車系統(tǒng)中。

SiC MOSFET 分立器件并聯(lián) 高功率密度 印制電路板（PCB）疊層母排

0 引言

近年來，碳化硅（Silicon Carbide, SiC）作為一種優(yōu)良的新型器件，已經(jīng)被大量地應(yīng)用到電動汽車、航空航天、新能源等領(lǐng)域[1-4]。它的出現(xiàn)不僅顯著地改善了整個系統(tǒng)的性能，而且還顯著地減少了變換器的制造、裝配以及后面出現(xiàn)的維修等問題。隨著功率密度的提升，SiC MOSFET的優(yōu)勢日益凸現(xiàn)，可以大大減少電力電子設(shè)備的體積，并能夠極大地改善電氣性能，提升電氣系統(tǒng)的運行效率[2-4]。SiC MOSFET相比于傳統(tǒng)的功率器件Si IGBT，擊穿與阻斷電壓高、開關(guān)速度快、耐溫能力強，而且，關(guān)斷過程沒有拖尾電流，能夠大大減少開關(guān)損耗[4-5]，極大地加快其運行，從而為電氣控制領(lǐng)域帶來了新的發(fā)展方向。隨著技術(shù)的進步，SiC MOSFET已經(jīng)可以滿足電氣傳動、新能源等高效的電氣傳輸需求，它的通流能力也可以達到幾十安培，因此，其已經(jīng)被認定為未來的最佳電氣傳輸設(shè)備?！岸ㄖ苹钡墓δ苣K的銷售數(shù)量有限，而且封裝方式存在差異，銷售渠道也相對比較單一。此外，SiC模塊的售價過高，這阻礙了開發(fā)更加經(jīng)濟實惠的電力驅(qū)動系統(tǒng)。與傳統(tǒng)的功率模塊不同，分離器件的制造技術(shù)更加先進，其制造精度更高，而且生產(chǎn)效果更好，這使得它們在單位時間內(nèi)的制造費用要低得多[6]。另外，采用分離器件的并聯(lián)技術(shù)，不僅可以靈活增加或減少器件的數(shù)量，還可以根據(jù)需要調(diào)整器件的參數(shù)，從而提供更加靈活的功率拓撲[7-9]。

但是，并聯(lián)電路回路中寄生參數(shù)比較復(fù)雜，分布難免出現(xiàn)不對等的現(xiàn)象。SiC MOSFET的開關(guān)速度較高，因而極易在開關(guān)過程中電壓與電流產(chǎn)生振蕩比較嚴重的現(xiàn)象，而相比于IGBT來說，會給系統(tǒng)帶來更嚴重的電流負載不均衡問題[10-11]。當(dāng)輸出負載不均衡時，將會形成各種損耗、應(yīng)力和短路問題，不僅會嚴重干擾系統(tǒng)的正常工作，還可能會增加系統(tǒng)故障的風(fēng)險，因此縮短了其實際使用期 限[12-13]。為了解決這一問題，學(xué)術(shù)界開始關(guān)注器件本身的情況，并探討了器件的導(dǎo)流能力、閾值電壓以及其他因素等對元件的動、靜態(tài)電流均衡的影響。另外，器件的封裝管腳除了可能會導(dǎo)致漏極、共源極等附加更多的寄生電感外，也會使并聯(lián)器件的電流的分布狀況受到影響[14-15]。文獻[16]對器件特性參數(shù)是否影響SiC MOSFET的靜動態(tài)均流進行了相關(guān)研究，并指出耦合電容對SiC MOSFET器件的并聯(lián)靜動態(tài)均流影響比較小，尤其是在器件間耦合電容差異不大的情況下，影響更小[16]。文獻[17]經(jīng)過研究也指出，寄生電容的分散性對并聯(lián)電流分配幾乎沒有影響。在目前的大多數(shù)文獻中，針對器件并聯(lián)后可能出現(xiàn)的動靜態(tài)電流不均衡的問題，通常會考慮優(yōu)化印制（Printed Circuit Board, PCB）布局的方法，降低并聯(lián)回路寄生電感[18]，進而可以有效減小回路雜感不同帶來的開關(guān)過程中的電壓及電流不均衡的問題。但是，采用已有的方法，如靠布局優(yōu)化，不能完全解決電流不均衡問題，有時還會加重原來的不均衡現(xiàn)象[19-21]。文獻[19]使用了一種耦合電感，以控制并聯(lián)器件間的不平衡電流。文獻[20]基于對源極電感進行補償，以降低不同并聯(lián)回路間的寄生參數(shù)的差異，改善均流性能。文獻[21]通過控制MOSFET管的開通與關(guān)斷時刻，采用主動補償?shù)姆椒▉砀纳撇⒙?lián)管的均流性能。但是，以上方法均需要額外增加一些部件，增大了系統(tǒng)復(fù)雜度的同時，降低了系統(tǒng)的可靠性，而且不能進行大規(guī)模的推廣使用。

另外，在中大功率SiC逆變器中，疊層母排設(shè)計也被廣泛應(yīng)用，其架構(gòu)可以將母線電容和功率器件緊密相聯(lián)，從而實現(xiàn)了逆變器的高性能運行。目前，關(guān)于SiC功率模塊的疊層母排如何進行結(jié)構(gòu)設(shè)計見文獻[22-24]。文獻[22]提出一種新型的疊層母排的設(shè)計方法，采用了雙層疊層，大大減小了整個系統(tǒng)母排的雜感。文獻[23]對一款全SiC功率器件的母排架構(gòu)進行了多方面優(yōu)化，以得到更小的寄生電感值。文獻[24]則研究了根據(jù)不同結(jié)構(gòu)布置的電感元件對變流器特性的影響，并提出了一種更有利于抑制沖擊電流的母排設(shè)計的結(jié)構(gòu)布置方法。然而，適用于分立SiC MOSFET器件并聯(lián)的疊層母排的設(shè)計方法，還沒有詳細的文獻研究?；诜至⑵骷⒙?lián)的疊層母排的設(shè)計，除了考慮降低回路的雜感以外，各并聯(lián)回路之間的阻抗對稱也是需要重點考慮的要素。這是因為疊層母排如果結(jié)構(gòu)不對稱，必然會帶來寄生阻抗的不對稱，進而使并聯(lián)器件之間電流不均衡[19]。不均衡的電流會出現(xiàn)各種損耗、應(yīng)力以及短路問題，迫使整個系統(tǒng)降額運行。

綜上所述，分立式的SiC MOSFET器件并聯(lián)設(shè)計需要克服的主要問題為大功率元件并聯(lián)均流、低雜感的疊層母排設(shè)計、大輸出電流的負載及大功率的散熱問題等。本文采用SiC MOSFET分立元件設(shè)計完成了一種高功率密度電機控制器，并克服了這些主要難題，設(shè)計出了一個全新的高集成度電子系統(tǒng)結(jié)構(gòu)，不但可以減少強弱電干擾，還可以做到并聯(lián)連接功率回路和控制回路的對稱布局，便于均流。為了進一步實現(xiàn)并聯(lián)器件良好的工作，還設(shè)計了一種能動態(tài)平衡并聯(lián)MOSFET電流的高抗擾驅(qū)動電路，不僅有利于實現(xiàn)并聯(lián)器件的動靜態(tài)均流，減小寄生電感造成的影響，還可以有效抑制負向串?dāng)_電壓。圍繞低寄生電感、大電流以及高散熱等目標(biāo)，設(shè)計了一種新型的適合分立器件并聯(lián)應(yīng)用的PCB疊層母排，并通過仿真以及實驗驗證了所提設(shè)計方法的有效性?；谏鲜鲅芯砍晒_發(fā)出基于分立器件并聯(lián)的碳化硅電機控制器，并聯(lián)均流效果好、散熱好、結(jié)構(gòu)緊湊、功率密度高、成本低，可用于新能源整車系統(tǒng)中。

1 分立器件并聯(lián)高功率密度SiC控制器設(shè)計

1.1 控制器電氣架構(gòu)設(shè)計

該系統(tǒng)選擇了SiC MOSFET雙管并聯(lián)的方法，主回路原理如圖1所示。采用的是常用的三相全橋的電路結(jié)構(gòu)拓撲，為了擴大通流能力，6路開關(guān)管均采用了SiC MOSFET管并聯(lián)的形式，并聯(lián)的管子數(shù)量為2，封裝為TO247-4。整個系統(tǒng)共采用了12只SiC MOSFET管。母線電壓正極UDC+與母線電壓負極UDC-所在回路上并聯(lián)了3個小體積的薄膜電容1、2與3，以利于實現(xiàn)高功率密度。

圖1 控制器主回路原理

設(shè)計的控制器電子系統(tǒng)包括控制模塊、驅(qū)動模塊及功率模塊三部分。為了實現(xiàn)最小的電流回路，并減小功率回路與驅(qū)動回路之間的相互干擾，主功率板和驅(qū)動電路板分別用兩個PCB實現(xiàn)，SiC MOSFET的開爾文引腳在電流方面將功率回路與驅(qū)動回路分開，門極G與開爾文源極S1管腳焊接在驅(qū)動板上，功率源極S2與漏極VD管腳焊接在功率板上，除了有助于防止高壓側(cè)瞬變信號對柵極電壓的反饋帶來的干擾，降低動態(tài)損耗，還有利于實現(xiàn)并聯(lián)SiC MOSFET管功率回路到驅(qū)動回路的對稱布局?？刂齐娐钒?、驅(qū)動電路板以及功率電路板均為圓形，并且是上下三層的結(jié)構(gòu)，主控板的直徑只有72 mm，驅(qū)動板、功率板直徑均為88 mm，板子形狀為圓形，有利于分立器件的對稱布局，遵循最簡單的物理對稱原則，進一步有利于均流。在功率回路設(shè)計上，為了減小功率回路的耦合電容與雜散電感，并實現(xiàn)并聯(lián)器件對稱的功率回路，采用了多疊層的圓形PCB結(jié)構(gòu)來實現(xiàn)低感疊層母排?？刂破麟娮酉到y(tǒng)結(jié)構(gòu)如圖2所示，設(shè)計的電子系統(tǒng)結(jié)構(gòu)布局，不僅可以減小電機控制器的整體體積，進而增強控制器的集成度以及功率密度，還可以達到節(jié)省成本的目的。

圖2 控制器電子系統(tǒng)結(jié)構(gòu)

為了從電氣和散熱角度最大程度地提升材料和空間利用率，整個系統(tǒng)實現(xiàn)了功率模塊、驅(qū)動電路、電容與母排的協(xié)同設(shè)計。直流側(cè)支撐電容采用多只并聯(lián)形式，焊接在功率板上，通過覆銅層連接到各個并聯(lián)功率模塊的相應(yīng)管腳上，以減小等效電感和等效電阻；功率板與電機三相交流輸出端采用銅柱連接，實現(xiàn)電氣和機械結(jié)構(gòu)復(fù)用，同時起到支撐電路板的作用；為了節(jié)省空間，采用了PCB級電流傳感器，且傳感器位于功率板上；功率模塊均勻布置于圓筒形鋁殼內(nèi)壁加工出的凸臺上，通過螺釘與安裝面固定并進行散熱。最終設(shè)計的分立器件的高功率密度控制器的電氣結(jié)構(gòu)布局如圖3所示。控制電路板、驅(qū)動電路板和功率電路板均設(shè)置為了圓形，控制板的直徑只有72 mm，驅(qū)動板與功率板直徑相同，均為88 mm，高功率密度的電路板增強了整個電子系統(tǒng)的集成度，最終提升了控制器的效率。

圖3 控制器電氣結(jié)構(gòu)布局

1.2 關(guān)鍵功率單元設(shè)計

1.2.1 模塊選型設(shè)計

當(dāng)使用電力電子設(shè)備進行功率管模塊的選型時，首先要確定其能夠承受的最高電流，并且要綜合分析其所處的環(huán)境條件，如超負荷、電壓變化、開關(guān)故障、溫差變化以及其他可能影響使用壽命的因素，以確定合適的功率管。在進行器件的選型時，必須考慮到各種使用場景，并且要求其能夠承受足夠的能量消耗。因此，需進行熱阻核算，必須確保其最高結(jié)溫低于預(yù)設(shè)的標(biāo)準，這樣可選擇較小的功率管模塊來通過更大的電流，更加有效地利用功率管。

功率開關(guān)器件的電流為

分立器件并聯(lián)的系統(tǒng)控制器的大功率開關(guān)管通常是由幾個分立的開關(guān)管并聯(lián)而得到的，但按照整個系統(tǒng)的電壓等級和一個分立元件的電壓級別，可選擇由2～6個甚至更多個分立元件并聯(lián)。基于控制器的功率以及體積，本文采用了兩個分立的SiC MOSFET管并聯(lián)的方案，因單只峰值功率應(yīng)大于61 A，選用了CREE的1 200 V/115 A的TO247-4封裝的SiC MOSFET 模塊，整個功率單元的三相橋臂共采用了12只。

1.2.2 直流側(cè)支撐電容設(shè)計

直流側(cè)電容在控制器的設(shè)計過程中一直承擔(dān)著很重要的角色，為感性負載供給無功功率，以及保證直流電壓平穩(wěn)的關(guān)鍵作用。同時，直流側(cè)電容器也是車用電源驅(qū)動系統(tǒng)中非常重要的無源器件，是影響車輛驅(qū)動功率密度、穩(wěn)定性及效率的關(guān)鍵部件之一。

在新能源汽車使用中，驅(qū)動的直流電源大部分由蓄電池組件供給，在此前提下，直流側(cè)電容器組件主要起著與無功功率補償和解耦的功能，以便保證驅(qū)動輸入端直流電壓穩(wěn)定，而且不受負載影響。蓄電池組輸出的電壓理想狀態(tài)下是近乎于平滑直流，而直流側(cè)電容的電流則是脈動電流，也就是直流側(cè)電容器需要吸收由功率開關(guān)管不停開關(guān)而產(chǎn)生的脈動電流，因此平穩(wěn)的輸出電壓也可以增加蓄電池組件的使用壽命。

1.3 驅(qū)動單元設(shè)計

1.3.1 驅(qū)動電源設(shè)計

圖4 高低壓側(cè)共模電流耦合示意圖

驅(qū)動電源采用了一種極其緊湊的反激拓撲結(jié)構(gòu)，最大輸出功率可達到4 W，原理框圖如圖5所示，隔離變壓器采用低耦合電容設(shè)計，繞組間電容只有7 pF，有助于實現(xiàn)高的共模瞬態(tài)抗擾度，從而適應(yīng)SiC MOSFET的快速開關(guān)。此外，變壓器二次側(cè)采用了隔離反激式轉(zhuǎn)換器2，型號為LT8302，可以通過直接在一次側(cè)回掃波形來采樣隔離側(cè)的輸出電壓，無需第三繞組或反饋光隔離器件進行調(diào)節(jié)，可輸出+15 V和-4 V的兩個隔離電源，為了滿足不同的SiC MOSFET芯片的需求，變壓器負壓輸出后端還安裝了電壓調(diào)節(jié)芯片3，型號為LM337，它可以通過調(diào)節(jié)電阻1和2的阻值來實現(xiàn)不同的負壓輸出，負電壓EE為

可調(diào)節(jié)的負壓可以適應(yīng)不同類型的SiC MOSFET模塊的需求，也有利于防止橋臂之間的管子在相互開通時給對管帶來的直通風(fēng)險。

1.3.2 并聯(lián)驅(qū)動電路設(shè)計

并聯(lián)驅(qū)動電路原理框圖如圖6所示。為了實現(xiàn)并聯(lián)均流，兩并聯(lián)的SiC MOSFET管共用一個驅(qū)動芯片和推挽放大電路，除了共用一個門極驅(qū)動電阻0以外，每個SiC MOSFET管還有各自獨立的開通電阻g1（g3）與關(guān)斷電阻g2（g4），使每個SiC MOSFET管的門極電壓可以獨立地開通與關(guān)斷，保證了在每個SiC MOSFET管的門極閾值電壓有差異的情況下也可實現(xiàn)同時開關(guān)。

圖6 并聯(lián)驅(qū)動電路原理框圖

兼顧面積、功率、散熱等因素，選擇了采用磁性元件平衡回路阻抗特性的方法，保證并聯(lián)等效阻抗相同。因此，在并聯(lián)SiC MOSFET管的開通電阻與關(guān)斷電阻的后面分別串聯(lián)了一個鐵氧體磁珠g1與g3，同時也可以抑制SiC MOSFET柵極回路中快速開關(guān)引起的振鈴。磁珠特有的高頻電阻和低頻感抗特性，可以很好地捕捉和消除高頻噪聲，但其存在的微小電感量對脈沖前沿有一定的影響。阻抗值大的鐵氧體磁珠對信號的高次諧波抑制作用好，但對脈沖信號的上升沿延遲卻較大。為了實現(xiàn)脈沖上升沿延遲小并且高頻抑制作用強，可按電感的暫態(tài)特性來計算選擇所需磁珠的阻抗值，這里以MLCB2B3216系列磁珠為例，給出磁珠阻抗選取的理論依據(jù)，實際取值可根據(jù)實驗結(jié)果微調(diào)。

磁珠的阻抗由100 MHz時的阻抗確定，因此阻抗值與電感量關(guān)系滿足

由此可得

圖7 鐵氧體磁珠頻率與阻抗曲線

圖8 串?dāng)_抑制原理

每個SiC MOSFET管的門極GS上均加了一個電阻與二極管的串聯(lián)電路，分別為圖6中的1與VD2、2與VD4的組合，該電路是為了增加驅(qū)動門極的抗干擾能力。

1.3.3 并聯(lián)驅(qū)動電路PCB設(shè)計

為了減小門極驅(qū)動環(huán)與功率環(huán)之間的耦合與影響，將門極回路與功率回路分別放在了不同的PCB上。PCB設(shè)計結(jié)構(gòu)原理如圖9所示，SiC MOSFET的門極G與開爾文源極S焊接在驅(qū)動板上，漏極D與功率源極S通過驅(qū)動板上的無電氣連接的通孔單獨焊接到下層的功率板上。

圖9 PCB設(shè)計結(jié)構(gòu)原理

除了在電路上采取均流的措施外，驅(qū)動回路布局上也采用了物理上減小并聯(lián)雜感的方法，最終的驅(qū)動板PCB布局如圖10所示，12個MOSFET管均勻地分布于圓形的驅(qū)動板上，兩個并聯(lián)的MOSFET管在布局時均滿足從每個管的柵極到驅(qū)動器（驅(qū)動芯片加推挽芯片）的輸出以及從柵極返回到驅(qū)動器的路徑嚴格做到對稱，并且驅(qū)動器應(yīng)放置位于兩個并聯(lián)MOSFET管的柵極引腳中心，如圖11所示，而不是放在兩個并聯(lián)MOSFET的物理位置的中間。此外，門驅(qū)動器距離兩個并聯(lián)MOSFET管的距離越近越好，以減小門極驅(qū)動回路上的電感。

圖10 驅(qū)動板PCB布局

圖11 并聯(lián)驅(qū)動PCB設(shè)計要點

1.4 PCB母排設(shè)計

1.4.1 母排結(jié)構(gòu)設(shè)計

為了實現(xiàn)控制器的高功率密度，PCB母排上實現(xiàn)了并聯(lián)MOSFET管、電流傳感器、放電電阻、直流電容以及交直流端子的一體化設(shè)計。不同PCB母排形狀、器件連接方式以及電容布局的差異性，均會產(chǎn)生不同的疊層母排結(jié)構(gòu)。圖12為設(shè)計的新型PCB母排結(jié)構(gòu)示意圖，真正實現(xiàn)了小型化、高功率密度與布局對稱。

圖12 PCB母排結(jié)構(gòu)

該設(shè)計從減小母排總自感、增大母排總互感，具有最大功率密度及物理均流特性的角度出發(fā)，實現(xiàn)了一種新型的PCB疊層母排結(jié)構(gòu)。PCB母排形狀為直徑8 cm的圓形，極小的尺寸有利于減小母排的自感，圓形的布局可以更好地保證元器件的對稱性，有利于均流。PCB母排由垂直多回路的多組PCB疊層組成，單組疊層由母線正與母線負組成，該結(jié)構(gòu)有利于增大互感，減小雜感。母排的頂層和底層均具有直流和交流走線的金屬開窗，如圖13所示?？梢院附硬煌穸鹊牟灰?guī)則形狀的金屬片或金屬條，既起到擴流、滿足承載最大電流的同時，又可以達到良好的散熱效果。外焊銅片的厚度需要根據(jù)母排承載的電流進行計算，為了留有裕度，母排最終承載電流按實際需要電流的1.2倍進行計算，外焊銅排的厚度（mm）計算公式如式（11）所示。其中銅厚1盎司，寬度1 mm可以走1 A的電流，也就是電流密度為7 A/mm2。

圖13 PCB母排實物

Fig.13 The physical diagram of PCB busbar

功率回路上的12個功率開關(guān)器件，均勻排布在圓形母排的周邊上，構(gòu)成了三相全橋結(jié)構(gòu)。將PCB母排形狀做成圓形，不僅可以更好地保證元器件的對稱性，保障均流效果，在承載盡可能大電流的前提下，功率密度也可以做到最高，同時這種緊湊型的設(shè)計也節(jié)約了原材料成本。此外，為了節(jié)約控制器的空間，采用了兩路PCB級電流傳感器，傳感器的輸入與電機交流點相連，輸出與上下并聯(lián)管的中點相連。3個交流連接點處可以外焊銅柱直接與電機相連，實現(xiàn)可靠連接。直流電容位于PCB母排的中間位置，與每組單相橋的功率開關(guān)器件并聯(lián)。

為了確保電路的穩(wěn)定運行，在每個直流電容的正負極之間都安裝了放電電阻，這樣即使在電源變化的情況下，電容也能夠保持充放電狀態(tài)。

1.4.2 母排低雜感設(shè)計

在新能源驅(qū)動器中，因為功率回路上寄生電感的影響，導(dǎo)致功率元件在關(guān)斷后形成超過耐壓范圍的暫態(tài)尖峰，從而致使功率元件擊穿損壞[26]。通過對功率回路中寄生電感的構(gòu)成分析，SiC MOSFET功率模塊內(nèi)寄生電感和直流支撐電容等效寄生電感在出廠時就固定不變，唯一可進行設(shè)計控制的就是直流母排的電感。

一個最基本的疊層母排結(jié)構(gòu)由導(dǎo)體層（正極層、負極層）和中間的絕緣層組成，電流從正極層流入，從負極層流出。對于單個電流回路，能量存儲在空間中的磁場中，環(huán)路電感可以根據(jù)存儲的磁能來確定，其計算公式為

圖14 并聯(lián)電流等效電路

Fig.14 The parallel current equivalent circuit

總回路電感可表示為

根據(jù)式（14）可以看出，減小回路互感可以減小回路總磁能，進而減小總回路電感。

如果并聯(lián)電流回路阻抗相同，各個回路的自感也相同，那么每個回路電流大致相等，即

根據(jù)式（15）可以將式（14）化簡為

當(dāng)相鄰回路的電流方向相反時，互感為負值，有

式中，1為單個電流回路上的電感。

因此，并聯(lián)電流回路上的電感可以通過減小互感來減小總回路上的電感，當(dāng)并聯(lián)回路相鄰回路電流方向相反時，電感會隨著回路數(shù)的增多而降低。

由式（18）可知，疊層母排的總雜散電感不僅取決于導(dǎo)體層的自身特性，也受到導(dǎo)體層與其他層之間的互感影響。減小母排的長度以及正負極之間的距離，可以增大互感，減小總阻抗。通過分析可發(fā)現(xiàn)，當(dāng)PCB相鄰層之間的電流方向是相反的，而且它們之間的距離也比較近，能夠顯著減少由于層之間的電磁感應(yīng)而造成的電感值。

基于以上原理，利用垂直方向上方向相反的電流在最小的環(huán)路面積上有最小的寄生電感的原理，設(shè)計的PCB母排直徑只有8 cm，在板子厚度只有2 mm的情況下，單層銅厚可做到4盎司、層數(shù)為8的最大通流能力設(shè)計。低感疊層母排結(jié)構(gòu)示意圖如圖15所示，板子共有4組PCB疊層，每組PCB疊層均由正母線層與負母線層組成，每組PCB疊層形成一個回路，且正母線層和負母線層中流過的電流大小相等、方向相反。四回路的PCB疊層，又可以進一步降低母排回路的雜散電感，避免功率開關(guān)器件在高速開關(guān)的過程中承受較大的電壓過沖，從而降低功率損耗，提升系統(tǒng)效率。

圖15 低感疊層母排結(jié)構(gòu)示意圖

1.4.3 低感疊層母排電感測試

圖16 雙脈沖功率回路電感

Fig.16 The inductance diagram of dual pulse circuit

圖17 回路雙脈沖測試波形

表1 回路各部分電感

為了驗證實驗測量PCB母排雜散電感的正確性，通過Ansys Q3D對疊層母排進行了仿真。PCB母排在Q3D中的仿真電流分布如圖18所示。仿真中，使用10 MHz的交流電源進行分析，最終獲得的主回路總寄生電感值為30 nH。通過表2里的數(shù)據(jù)對比，可以發(fā)現(xiàn)兩種不同的提取方式產(chǎn)生的母排的電感值存在一定的偏差，但在誤差范圍內(nèi)。

圖18 Q3D 母排仿真電流分布

表2 仿真與實驗雜感對比

1.5 散熱設(shè)計

1.5.1 損耗計算

SiC MOSFET功率器件在工作過程中產(chǎn)生的功率損耗占功率回路總損耗的主要部分，因此，為了有效地降低損耗，必須采用有效的散熱技術(shù)，并且通過精確的數(shù)值計算，來確定最佳的散熱方案，才能有助于降低損耗，確?？刂葡到y(tǒng)的正常運轉(zhuǎn)。SiC功率器件在電機控制器功率回路中的損耗主要分為開關(guān)損耗與靜態(tài)損耗，其中開關(guān)損耗分為開通損耗與關(guān)斷損耗，靜態(tài)損耗分為導(dǎo)通損耗與截止損耗。

控制器采用TO247封裝的SiC MOSFET分立器件作為功率器件。MOSFET正向?qū)〞r，其并聯(lián)的二極管處于關(guān)斷狀態(tài)，與IGBT模塊相同。特別地，當(dāng)二極管導(dǎo)通時，MOSFET也會反向?qū)ǎ捎谒膶?dǎo)通電阻遠小于二極管的導(dǎo)通電阻，故二者并聯(lián)的總電流基本流入MOSFET，流經(jīng)二極管的電流很小。計算時增加了MOSFET反向?qū)〒p耗。MOSFET管正、反向?qū)〒p耗公式分別為

MOSFET及其并聯(lián)二極管的開關(guān)損耗分別為

1.5.2 散熱結(jié)構(gòu)設(shè)計

由文獻[28]可知，環(huán)境溫度不同對于靜態(tài)電流和動態(tài)電流間的均衡也有影響，而環(huán)境溫度不同又會影響器件的寄生參數(shù)，造成并聯(lián)器件電流分布不均，進而可能影響到器件的安全運行范圍，或者導(dǎo)致器件的電流損傷。為此，在控制器結(jié)構(gòu)設(shè)計時對并聯(lián)SiC MOSFET管進行了均溫設(shè)計，以降低并聯(lián)元件的溫度差異對均流的影響。

由于電機控制器采用風(fēng)冷方式散熱，設(shè)計時將主要發(fā)熱器件SiC MOSFET均勻安裝在了圓形殼壁的柱段殼體上，通過熱傳導(dǎo)方式直接將熱量傳遞到外壁面。驅(qū)動電路與控制電路發(fā)熱較小，且均采用了高溫125℃器件，通過殼體內(nèi)部空氣的自然對流散熱，不需要額外散熱，對模塊散熱沒有影響。控制系統(tǒng)一共采用了12只TO247-4封裝的SiC MOSFET模塊，而單只模塊的安裝表面寬度約為16 mm，預(yù)留一定安裝間隙，每個器件需要安裝并散熱的平面邊長最大值約為23 mm，則需要的散熱器的圓周長不少于276 mm。為了12只模塊散熱均勻，在殼體內(nèi)部取90 mm的內(nèi)接正十二邊形平臺作為12只模塊的安裝臺，考慮到固定器件的螺紋深度不小于6 mm，因此起到安裝和散熱作用的圓柱殼體外徑選為100 mm。另外，根據(jù)設(shè)計要求，散熱圓柱殼體不能有外部肋片或凸起，因此對應(yīng)模塊安裝面的殼體外壁加工3條深1 mm、寬5 mm的凹槽以加強擾動，同時增大對流換熱面積，如圖19所示。

圖19 控制器散熱結(jié)構(gòu)設(shè)計

因SiC MOSFET模塊與殼體進行安裝的面為帶電漏極，因此在模塊與殼壁進行安裝時需考慮絕緣處理，既起到散熱作用又不影響電氣性能，這里通過在模塊和殼體之間增加絕緣陶瓷片的方式來實現(xiàn)電氣隔離，且陶瓷片的尺寸需大于模塊安裝面的尺寸。12只SiC MOSFET的共地部分位于功率板上，3個橋臂的3個下管的功率管的功率源極S管腳焊在功率板上且均與母線負極進行連接，3個上管的漏極管腳D也均焊接在功率板上，且均與母線正極進行連接。

熱流仿真使用ICEPAK和CFDesign軟件，仿真設(shè)置如下：

（1）熱源。假設(shè)損耗均勻分布于模塊上，根據(jù)損耗計算結(jié)果賦值。

（2）邊界條件?？刂破鞑扇★L(fēng)冷散熱方式，近殼壁處風(fēng)速為25 m/s。通過ICEPAK仿真先提取出壁面處的平均對流換熱系數(shù)為158 W/m2，再將其作為第Ⅲ類邊界條件賦值，空氣溫度不高于40℃。

峰值工況下的控制器溫度場如圖20所示。從圖20的仿真結(jié)果可知，殼體內(nèi)壁穩(wěn)態(tài)最高溫度為147℃。考慮到器件結(jié)殼熱阻和陶瓷絕緣墊片熱阻，根據(jù)式（25）推算MOSFET的結(jié)溫不大于175℃，滿足器件安全運行要求。

圖20 峰值工況下的控制器溫度場

2 分立器件并聯(lián)高功率密度SiC控制器樣機及實驗

采用第1節(jié)所述的SiC MOSFET分立器件并聯(lián)控制器關(guān)鍵部件設(shè)計方法，設(shè)計并加工了分立器件并聯(lián)高功率密度SiC控制器樣機，設(shè)計輸入電壓為600 V，輸出峰值功率為40 kW，控制器體積為0.66 L，最終功率密度達到60 kW/L?？刂破魍庥^如圖21所示，體積與常用的平口喝水杯差不多，功率密度比較高。控制器由圓形控制電路板、驅(qū)動電路板以及功率電路板組成的上下三層的電子系統(tǒng)結(jié)構(gòu)，如圖22所示。主控板的直徑只有72 mm，驅(qū)動板、功率板直徑均為88 mm，板子形狀為圓形，有利于分立器件的對稱布局，進一步有利于均流。小體積的電路設(shè)計節(jié)省了系統(tǒng)空間的同時，也有利于降低驅(qū)動回路寄生電感。

2.1 雙脈沖實驗

為了驗證系統(tǒng)的均流特性以及在母線電壓600 V下的開關(guān)性能，對電子系統(tǒng)進行了雙脈沖測試。測試條件為母線電壓600 V，最大負載電流120 A，驅(qū)動電阻2W，負載電感45mH。雙脈沖實驗平臺如圖23所示。電壓探頭采用了兩個差分探頭，型號為TT-SI 8071，帶寬為200 MHz，測量并聯(lián)MOSFET管的其中一個的GS電壓與DS電壓。電流探頭采用兩個羅氏線圈，帶寬為100 MHz，分別測量并聯(lián)MOSFET管的兩個漏極電流。盡管與同軸分流器相比，100 MHz帶寬的電流探頭由于時間延遲，對于損耗計算可能不精確，但該探頭可以揭示電流波形的細節(jié)。雙脈沖測試整體波形如圖24所示，圖中淺藍色線為驅(qū)動GS電壓信號，紅色線為MOSFET被測管DS電壓，深藍色與黑色線分別為羅氏線圈測量兩個并聯(lián)管的D電流。由測試波形可知，該并聯(lián)系統(tǒng)在600 V/120 A的工況下可以可靠地開通與關(guān)斷，滿足高功率密度控制器的最大工況要求，并且從并聯(lián)MOSFET管的電流波形可以看出系統(tǒng)的動靜態(tài)均流效果良好。

圖21 分立器件并聯(lián)控制器樣機

圖22 電子系統(tǒng)實物

圖23 雙脈沖實驗平臺

圖24 并聯(lián)器件600 V/120 A下均流測試波形

電流不平衡度的計算公式為

表3 并聯(lián)管不同時刻的電流瞬時值

2.2 功率實驗

功率實驗中，負載電機轉(zhuǎn)速由電力測功機控制，轉(zhuǎn)矩由SiC控制器控制，系統(tǒng)效率及各工況電氣參數(shù)由功率分析儀測量得到。直流電源采用850 V電源柜，具有恒壓限流功能?？刂破鞑捎蔑L(fēng)冷強制對流方案，控制器外壁附近實測風(fēng)速分別約為：上方9 m/s、下方6 m/s、兩側(cè)13 m/s。分立器件并聯(lián)SiC 控制器在風(fēng)冷、600 V母線條件下，匹配一臺最高轉(zhuǎn)速10 000 r/min、額定轉(zhuǎn)速5 000 r/min、額定功率40 kW、峰值功率80 kW的電機實現(xiàn)了輸出峰值功率40 kW、輸出電流有效值62 A的實驗工況，控制器的功率密度達到了60 kW/L。圖25為并聯(lián)SiC MOSFET控制器功率實驗平臺?？刂破髦黧w固定在支架上，支架用螺栓固定在實驗桌上，以防倒塌?？刂破饔L(fēng)端安裝半球形導(dǎo)流殼，便于殼體散熱。

圖25 控制器功率實驗平臺

圖26為40 kW實驗時的穩(wěn)態(tài)相電流波形。由波形可看到，三相交流電流幅值相等，均達到88 A，平衡度比較好，控制器運行良好。圖27為上位機與功率分析儀存儲下來的一些數(shù)據(jù)波形，其中包括電機相電流幅值給定值與實際值波形、轉(zhuǎn)速波形、控制器殼溫以及電機輸出轉(zhuǎn)矩的波形。從數(shù)據(jù)波形可以看到，交流電流峰值達到了88 A，轉(zhuǎn)速達到了7 600 r/min，轉(zhuǎn)矩達到了50 N·m。工況持續(xù)運行3 min以上時，內(nèi)壁溫度基本達到熱平衡狀態(tài)，內(nèi)壁最終溫度為76℃，此時估算MOSFET管結(jié)溫約為100～110℃，滿足設(shè)計要求。這里殼溫為固定在控制器殼體內(nèi)壁靠近MOSFET模塊處的PT1000測得，由上位機直接讀取溫度值。

圖26 40 kW實驗穩(wěn)態(tài)相電流

圖27 40 kW實驗數(shù)據(jù)

在風(fēng)冷強制對流散熱、母線電壓600 V和開關(guān)頻率10 kHz條件下測量了控制器在不同轉(zhuǎn)速（3 000～7 600 r/min）、不同峰值電流（0～88 A）下的效率曲線，其中最高轉(zhuǎn)速7 600 r/min下控制器達到了峰值功率40 kW?？刂破鞯男是€如圖28所示，控制器最高效率達到99.5%，這表明控制器在不同轉(zhuǎn)速、不同功率下表現(xiàn)優(yōu)異，能夠高效率運行，也讓整個控制器電機系統(tǒng)達到了95%的高效率，效率數(shù)據(jù)曲線如圖29所示。

圖28 控制器的效率曲線

表4列出了研制的SiC控制器與近幾年著名企業(yè)研制的控制器的指標(biāo)對比，無論與北汽新能源SiC控制器相比還是與弗迪動力公司SiC控制器相比，功率密度都近1.33倍，而且效率都比兩個公司的要高。

圖29 系統(tǒng)的效率曲線

表4 本控制器與其他公司控制器指標(biāo)對比

3 結(jié)論

本文基于SiC MOSFET分立器件并聯(lián)設(shè)計實現(xiàn)了一種高功率密度電機控制器，為了從電氣和散熱角度最大程度地提升材料和空間利用率，實現(xiàn)高功率密度以及分立器件的良好動靜態(tài)均流，設(shè)計了一種新型的電子系統(tǒng)結(jié)構(gòu)，并提出了一種能動態(tài)平衡并聯(lián)MOSFET電流的高抗擾驅(qū)動電路以及可實現(xiàn)低寄生電感、大電流以及高散熱的適合分立器件并聯(lián)應(yīng)用的新型PCB疊層母排設(shè)計方法。提出的電路及方法既有利于實現(xiàn)并聯(lián)器件的動靜態(tài)均流，又可以減小寄生電感造成的影響，還可以有效抑制負向串?dāng)_電壓。對根據(jù)這些研究結(jié)果開發(fā)出來的碳化硅電機控制器，進行了雙脈沖及功率實驗，結(jié)果顯示，新設(shè)計的分立器件并聯(lián)控制器，均流性能好、散熱性能強、功率密度大，并在風(fēng)冷的條件下，達到了效率最高為99.5%、總功率密度為60 kW/L，為中國的新能源汽車及電機驅(qū)動器應(yīng)用領(lǐng)域，積累了大量具有競爭力的生產(chǎn)技術(shù)和寶貴的開發(fā)經(jīng)驗。

在下一階段的工作中，將深入研究并聯(lián)器件在更大功率密度下的均流電路設(shè)計，研究進一步降低PCB母排雜感的優(yōu)化設(shè)計方法，并且深入研究在更緊湊空間環(huán)境下的電子系統(tǒng)和母排間的電氣互聯(lián)系統(tǒng)的高效散熱措施。

[1] 劉平, 陳梓健, 苗軼如, 等. 基于開關(guān)瞬態(tài)反饋的SiC MOSFET有源驅(qū)動電路[J]. 電工技術(shù)學(xué)報, 2022, 37(17): 4446-4457.

Liu Ping, Chen Zijian, Miao Yiru, et al. Active gate driver for SiC MOSFET based on switching transient feedback[J]. Transactions of China Electrotechnical Society, 2022, 37(17): 4446-4457.

[2] 李鑫, 羅毅飛, 史澤南, 等. 一種基于物理的SiC MOSFET改進電路模型[J]. 電工技術(shù)學(xué)報, 2022, 37(20): 5214-5226.

Li Xin, Luo Yifei, Shi Zenan, et al. An improved physics-based circuit model for SiC MOSFET[J]. Transactions of China Electrotechnical Society, 2022, 37(20): 5214-5226.

[3] 劉博, 劉偉志, 董侃, 等. 基于全碳化硅功率組件的變流器母排雜散電感解析計算方法[J]. 電工技術(shù)學(xué)報, 2021, 36(10): 2105-2114.

Liu Bo, Liu Weizhi, Dong Kan, et al. Analytical calculation method for stray inductance of converter busbar based on full silicon carbide power module[J]. Transactions of China Electrotechnical Society, 2021, 36(10): 2105-2114.

[4] 余寶偉, 郭希錚, 部旭聰, 等. 全碳化硅輔助變流器功率回路振蕩問題[J]. 電工技術(shù)學(xué)報, 2021, 36(增刊2): 619-626.

Yu Baowei, Guo Xizheng, Bu Xucong, et al. Oscillation of power circuit of full SiC auxiliary converter[J]. Transactions of China Electrotechnical Society, 2021, 36(S2): 619-626.

[5] Jahdi S, Alatise O, Ortiz G J A, et al. Temperature and switching rate dependence of crosstalk in Si- IGBT and SiC power modules[J]. IEEE Transactions on Industrial Electronics, 2016, 63(2): 849-863.

[6] Yu Shaolin, Wang Jianing, Zhang Xing, et al. The potential impact of using traction inverters with SiC MOSFETs for electric buses[J]. IEEE Access, 2021, 9: 51561-51572.

[7] 王學(xué)梅. 寬禁帶碳化硅功率器件在電動汽車中的研究與應(yīng)用[J]. 中國電機工程學(xué)報, 2014, 34(3): 371-379.

Wang Xuemei. Researches and applications of wide bandgap SiC power devices in electric vehicles[J]. Proceedings of the CSEE, 2014, 34(3): 371-379.

[8] Williamson S S, Rathore A K, Musavi F. Industrial electronics for electric transportation: current state- of-the-art and future challenges[J]. IEEE Transactions on Industrial Electronics, 2015, 62(5): 3021-3032.

[9] 鐘華, 劉志強, 宋佳茵, 等. 分立器件電機控制器功率單元設(shè)計與實現(xiàn)[J]. 汽車文摘, 2021(1): 42-47.

Zhong Hua, Liu Zhiqiang, Song Jiayin, et al. Design and implementation of intelligent power unit for dis- crete device motor controller[J]. Automotive Digest, 2021(1): 42-47.

[10] Li Helong, Munk-Nielsen S, Wang Xiongfei, et al. Influences of device and circuit mismatches on paralle- ling silicon carbide MOSFETs[J]. IEEE Transactions on Power Electronics, 2016, 31(1): 621-634.

[11] Hu Ji, Alatise O, Ortiz Gonzalez J A, et al. Robust- ness and balancing of parallel-connected power devices: SiC versus CoolMOS[J]. IEEE Transactions on Industrial Electronics, 2016, 63(4): 2092-2102.

[12] 於少林, 張興, 王佳寧, 等. 分立器件并聯(lián)型疊層母排均流分析及優(yōu)化設(shè)計[J]. 電工技術(shù)學(xué)報, 2023, 38(8): 2086-2099.

Yu Shaolin, Zhang Xing, Wang Jianing, et al. The current balance analysis and optimization design of the laminated busbar with discrete devices in parallel[J]. Transactions of China Electrotechnical Society, 2023, 38(8): 2086-2099.

[13] Peftitsis D, Baburske R, Rabkowski J, et al. Challenges regarding parallel connection of SiC JFETs[J]. IEEE Transactions on Power Electronics, 2013, 28(3): 1449-1463.

[14] Tiwari S, Rabiei A, Shrestha P, et al. Design considerations and laboratory testing of power circuits for parallel operation of silicon carbide MOSFETs[C]//17th European Conference on Power Electronics and Applications, Geneva, Switzerland, 2015: 1-10.

[15] Wang Gangyao, Mookken J, Rice J, et al. Dynamic and static behavior of packaged silicon carbide MOSFETs in paralleled applications[C]//IEEE Applied Power Electronics Conference and Exposition-APEC, Fort Worth, TX, USA, 2014: 1478-1483.

[16] 孫鵬, 魏昌俊, 柯俊吉, 等. 器件特性參數(shù)對SiC MOSFET靜動態(tài)均流影響的實驗研究[J]. 智能電網(wǎng), 2017, 5(8): 757-764.

Sun Peng, Wei Changjun, Ke Junji, et al. Experi- mental investigations of the influences of characte- ristic parameters on static and dynamic current sharing of SiC MOSFET[J]. Smart Grid, 2017, 5(8): 757-764.

[17] Abuogo J. Influence of device parameters spread on current distribution of paralleled silicon carbide MOSFETs[J]. Journal of Power Electronics, 2019, 19(4): 1054-1067.

[18] Ning Puqi, Wang Fei, Ngo K D T. Automatic layout design for power module[J]. IEEE Transactions on Power Electronics, 2013, 28(1): 481-487.

[19] 曾正, 邵偉華, 胡博容, 等. 基于耦合電感的SiC MOSFET并聯(lián)主動均流[J]. 中國電機工程學(xué)報, 2017, 37(7): 2068-2081.

Zeng Zheng, Shao Weihua, Hu Borong, et al. Active current sharing of paralleled SiC MOSFETs by coupling inductors[J]. Proceedings of the CSEE, 2017, 37(7): 2068-2081.

[20] Sadik D P, Colmenares J, Peftitsis D, et al. Experi- mental investigations of static and transient current sharing of parallel-connected silicon carbide MOSFETs[C]//15th European Conference on Power Electronics and Applications (EPE), Lille, France, 2013: 1-10.

[21] Xue Yang, Lu Junjie, Wang Zhiqiang, et al. Active current balancing for parallel-connected silicon carbide MOSFETs[C]//IEEE Energy Conversion Congress and Exposition, Denver, CO, USA, 2013: 1563-1569.

[22] Mehrabadi N R, Cvetkovic I, Wang Jun, et al. Busbar design for SiC-based H-bridge PEBB using 1.7 kV, 400 a SiC MOSFETs operating at 100 kHz[C]//IEEE Energy Conversion Congress and Exposition (ECCE), Milwaukee, WI, USA, 2017: 1-7.

[23] 朱俊杰, 原景鑫, 聶子玲, 等. 基于全碳化硅功率組件的疊層母排優(yōu)化設(shè)計研究[J]. 中國電機工程學(xué)報, 2019, 39(21): 6383-6394.

Zhu Junjie, Yuan Jingxin, Nie Ziling, et al. Optimum design of planer busbar based on all-silicon carbide power module[J]. Proceedings of the CSEE, 2019, 39(21): 6383-6394.

[24] 董玉斐, 羅皓澤, 楊賀雅, 等. 1.2MV·A混合鉗位五電平變流模塊的結(jié)構(gòu)布局優(yōu)化和疊層母排設(shè)計[J]. 電工技術(shù)學(xué)報, 2016, 31(8): 11-18.

Dong Yufei, Luo Haoze, Yang Heya, et al. Engin- eering design for structure and bus bar of 1.2MV·A hybrid clamped five-level converter module[J]. Transactions of China Electrotechnical Society, 2016, 31(8): 11-18.

[25] Solero L, Serrao V, Taglioni P, et al. Low-voltage power electronics building block for automotive applications[C]//Twenty-First Annual IEEE Applied Power Electronics Conference and Exposition, TX, USA, 2006: 7.

[26] 王寧, 張建忠. 基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路研究綜述[J]. 電工技術(shù)學(xué)報, 2022, 37(10): 2523-2537.

Wang Ning, Zhang Jianzhong. Review of active gate driver for SiC MOSFET with switching trajectory optimization[J]. Transactions of China Electro- technical Society, 2022, 37(10): 2523-2537.

[27] Deng Xin, Huo Y, Wang Qing, et al. Development of a compact 60kW three-phase asymmetry half-bridge power convertor with specifically designed busbar for switched reluctance machines[C]//IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference, St Petersburg, Russia, 2015: 311-316.

[28] 范迦羽, 鄭飛麟, 王耀華, 等. 計及熱阻與發(fā)射極電感匹配的并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡方法[J]. 電工技術(shù)學(xué)報, 2022, 37(12): 3028-3037.

Fan Jiayu, Zheng Feilin, Wang Yaohua, et al. Steady temperature equalization method for the parallel IGBTs considering the thermal resistance and the matching emitter parasitic inductance[J]. Transactions of China Electrotechnical Society, 2022, 37(12): 3028-3037.

Research on High Power Density Silicon Carbide Motor Controller Based on Parallel Connection of Discrete Devices

1,21,21,21,21,2

（1. Institute of Electrical Engineering of Chinese Academy of Sciences Beijing 100190 China 2. Key Laboratory of Power Electronics and Electric Drive Institute of Electrical Engineering Chinese Academy of Sciences Beijing 100190 China）

The motor controllers for new energy vehicles are generally realized by high-power modules, but the high-power module is high cost, large volume, and limited in resources. This paper proposes a high-power density motor controller based on the parallel design of SiC MOSFET discrete devices, which maximizes material and space utilization from the perspectives of electrical and heat dissipation.

In order to achieve high power density, three circular circuit boards with a minimum diameter of only 72 mm, consisting of an upper and lower three-layer structure, were used to design the control circuit, driving circuit, and power circuit. The system has a circular structure and uses the Kelvin source of SiC MOSFET to separate the power and drive circuits. The power circuit uses the power source located on the power board, and the drive circuit uses the Kelvin source located on the drive board. It can prevent the interference of the high-voltage side transient signal on the grid voltage feedback and reduce the dynamic loss, allowing for a symmetrical layout of the parallel tube power circuit to the drive circuit.

In the circuit design, taking into account the area, power, heat dissipation, and other factors, the method of using magnetic components to balance the impedance characteristics of the circuit is selected to realize parallel current sharing. A high anti-interference driving circuit is proposed to dynamically equilibrium the current of parallel MOSFETs. A calculated impedance ferrite magnetic bead is connected in series behind the on and off resistors of each SiC MOSFET tube, ensuring that the parallel equivalent impedance is the same while suppressing ringing caused by rapid switching in the SiC MOSFET gate circuit. In addition, the series connection of source resistance and ferrite bead is added to the Kelvin source pole, which can further synchronize the gate signal and realize current sharing. The anti-crosstalk circuit designed using source resistance achieves dual use of one resistor, enhancing the circuit's anti-interference performance.

A new design of PCB stacked busbar, suitable for parallel application of discrete devices, has been achieved with a focus on the goals of low parasitic inductance, high current, and high heat dissipation. The busbar realizes the integrated design of parallel MOSFET tubes, current sensors, discharge resistors, DC capacitors, and AC-DC terminals. When the opposite direction of current in the vertical direction has the smallest parasitic inductance on the smallest loop area and adjacent circuits have opposite current directions, the inductance decreases with the increase of the number of circuits. Accordingly, a low-noise PCB busbar with multiple sets of stacked PCBs is designed. The top and bottom layers of the busbar both have metal windows for DC and AC wiring, which can weld irregularly shaped metal sheets or strips of different thicknesses to expand the current. Hence, it meets the requirements of carrying maximum current, provides good heat dissipation, and achieves long-term operation with a maximum peak current of 120 A.

Dual pulse and power experiments show that the designed discrete device parallel controller can achieve a maximum efficiency of 99.5% and a power density of 60 kW/L at the highest bus voltage of 600 V, suitable for new energy vehicle systems.

SiC MOSFET, discrete device parallel, high power density, printed circuit board (PCB) stack bus

張少昆 女，1986年生，碩士研究生，研究方向為電力電子系統(tǒng)硬件設(shè)計及開發(fā)。E-mail: zhangshaokun@mail.iee.ac.cn

范 濤 男，1981年生，博士，研究員，研究方向為高功率密度電機及其控制器系統(tǒng)。E-mail: fantao@mail.iee.ac.cn（通信作者）

TM614

10.19595/j.cnki.1000-6753.tces.230545

十四五國家重點研發(fā)計劃資助項目（2022YFB2502800）。

2023-04-27

2023-07-07

（編輯 崔文靜）