許明康,賈云鵬,*,周新田,胡冬青,吳 郁,唐 蘊,黎榮佳,趙元富,,王 亮

(1.北京工業(yè)大學(xué) 信息學(xué)部,北京 100124;2.北京微電子技術(shù)研究所,北京 100076)

隨著功率器件朝著高功率密度、高工作頻率和低損耗方向不斷發(fā)展,傳統(tǒng)硅(Si)基器件在設(shè)計和工藝方面已趨于成熟,并接近所謂的“硅極限”[1]。在不斷增長的功率半導(dǎo)體產(chǎn)業(yè)需求下,迫切需要開發(fā)高性能的新型功率半導(dǎo)體器件,因此第三代寬禁帶半導(dǎo)體材料應(yīng)運而生,其中以碳化硅(SiC)和氮化鎵(GaN)材料的應(yīng)用最為廣泛。SiC功率器件在光伏產(chǎn)業(yè)、家電、鐵路運輸、電力配送等多領(lǐng)域有廣泛應(yīng)用,并在新能源汽車逐漸崛起的未來具備巨大的開發(fā)潛力[2-6]。

SiC具有優(yōu)越的電學(xué)和熱學(xué)性能,如導(dǎo)熱系數(shù)大、化學(xué)性能基本穩(wěn)定、擊穿電場強度大、電子飽和速率高以及高抗輻射性等特性,已成為新一代取代Si材料的半導(dǎo)體材料。20世紀(jì)90年代后期以來,SiC MOSFET(金屬-氧化物半導(dǎo)體場效應(yīng)晶體管)器件迅速發(fā)展[7-12]。SiC MOSFET因其耐高溫、低損耗、開關(guān)速度快和阻斷電壓高等出色特性,成為高壓、高溫、強輻射和高頻開關(guān)領(lǐng)域的首選之一,也在航空航天系統(tǒng)電源電路中扮演不可或缺的角色。然而,SiC器件的抗單粒子效應(yīng)能力較弱,其單粒子敏感性和復(fù)雜程度與理論預(yù)期存在較大差距,容易發(fā)生漏電退化甚至燒毀失效[13-17]。

國外對SiC MOSFET的單粒子效應(yīng)已進行了深入研究。2017年,Ali等[18]研究了用于抗輻射空間應(yīng)用的600 V Si-on-SiC LDMOS(橫向雙擴散金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的單粒子效應(yīng)和總電離劑量。2019年,Ball[19]研究了SiC MOSFET的中子誘發(fā)SEB的橫截面和時間速率失效。2020年,Martinella等[20]提出了SiC MOSFET單粒子失效的3個階段:電荷收集、漏電退化和單粒子燒毀。2021年,Martinella[21]又用PIGS(輻照后柵應(yīng)力測試)證實了漏電退化階段氧化層的潛在損傷。

近年來,我國也在SiC MOSFET器件的單粒子效應(yīng)方面進行了研究。如空軍工程大學(xué)的劉忠永等[22]對SiC中的同素異形體4H-SiC和6H-SiC的橫向雙擴散金屬氧化物半導(dǎo)體場效應(yīng)晶體管(VDMOS)以及4H-SiC半超結(jié)VDMOS進行了單粒子燒毀(SEB)研究。通過對柵氧化層的研究,給出了一種了“高K柵”介質(zhì)HfO2加固結(jié)構(gòu)。

本文擬通過實驗與仿真,探究JFET區(qū)寬度這一重要參數(shù)對SiC MOSFET單粒子效應(yīng)的影響,探索其內(nèi)部機理,根據(jù)機理解釋器件在單粒子輻照實驗時,JFET區(qū)寬度的變化會引起器件內(nèi)部哪些參數(shù)的改變,從而判斷其影響的兩面性,為今后對SiC MOSFET進行抗輻加固提供理論基礎(chǔ)。

1 單粒子輻照實驗

本實驗以JFET區(qū)寬度為1.6 μm和2.0 μm的兩種1.2 kV SiC MOSFET為樣品(分別記為A器件、B器件)。輻照前所有樣品均進行開帽,去除芯片表面的防護膠,以減少入射離子達到芯片敏感區(qū)域的能量損失。樣品的最大電參數(shù)如表1所列。

表1 樣品的最大電參數(shù)Table 1 Maximum electrical parameters of samples

單粒子輻照實驗在中國科學(xué)院近代物理研究所的重離子加速器上進行。離子束流窗口面積為2.2 cm×2.2 cm,所有實驗在非真空室溫條件下進行。離子種類為181Ta35+離子,以垂直方式入射,其在SiC中的射程為79.29 μm,在實驗中可以穿透整個外延層。其他實驗參數(shù)如表2所列。

表2 實驗參數(shù)Table 2 Test parameters

本文所用實驗裝置如圖1所示,該裝置一次可裝載約22顆樣品(以常規(guī)的金封MOSFET樣品為例),實驗過程如下:完成一顆樣品輻照后,系統(tǒng)自動通過夾具的橫向運動將下一顆樣品對準(zhǔn)測試窗口,同時更換預(yù)設(shè)的樣品測試程序,完成該樣品的測試。通過此系統(tǒng)對高壓源表(Keithley2410和Keithley2400)進行控制,施加漏極與柵極的偏置電壓,并對漏極電流和柵極電流進行實時監(jiān)控。

圖1 單粒子效應(yīng)實驗裝置Fig.1 Single event effect experiment setup

2 結(jié)果與討論

2.1 器件單粒子漏電退化和燒毀

輻照過程中,柵極電壓(VGS)設(shè)為0 V,使器件處于關(guān)閉狀態(tài),漏極電壓(VDS)每檔均設(shè)為恒定正值。使用不同的漏極電壓(從80 V逐級增加,每增加20 V設(shè)為一檔),尋找器件發(fā)生漏電退化和燒毀的電壓等級。隨著漏極電壓的增大,漏極電流(IDS)與柵極電流(IGS)也不斷增加,直至兩類器件均發(fā)生嚴(yán)重漏電退化停止實驗。每個電壓等級下,入射離子總注量均設(shè)為3×105cm-2。不同漏極電壓下電流隨時間的變化如圖2所示。

圖2 不同漏極電壓下電流隨時間的變化Fig.2 Variation of current over time under different drain voltages

在漏極電壓較小時,漏極電流在10 nA以下,電源采集數(shù)值受單粒子效應(yīng)實驗環(huán)境影響,故在指數(shù)條件下忽略10 nA以下的值。從圖2可看出,160 V時,器件漏極電流明顯增大。漏極電流隨漏極電壓的增大而增加。同時每個電壓檔下,B器件漏極電流明顯大于A器件,說明A器件的抗單粒子效應(yīng)能力更好。400 V時,器件發(fā)生明顯燒毀。

為更好地顯示A器件和B器件漏電退化起始點的差距,從圖2的多組漏極電壓中選取A器件和B器件漏電退化、發(fā)生輕微漏電退化和發(fā)生明顯漏電退化的3個漏極電壓進行單粒子輻照,其電流隨時間的變化示于圖3。由圖3可看出,漏極電壓為160 V時,A器件和B器件漏極電流基本不隨時間而變化,穩(wěn)定在15 nA左右。漏極電壓為180 V時,B器件發(fā)生了輕微漏電退化,漏電流從20 nA逐漸增大至35 nA,而A器件電流基本穩(wěn)定。漏極電壓為200 V時,B器件發(fā)生明顯的漏電退化,漏電流從50 nA逐漸增加至80 nA,可以認為漏極電壓為200 V時發(fā)生了漏電退化,而A器件漏極電流仍穩(wěn)定在約25 nA。為考察A器件發(fā)生漏電退化的漏極電壓,將漏極電壓增加至220 V,此條件下漏極電流隨時間的變化如圖4所示,可見漏極電壓為220 V時A器件發(fā)生漏電退化,漏極電流從55 nA逐漸增加至70 nA。綜上所述,A器件的單粒子漏電退化起始電壓遠大于B器件,說明A器件具有更好的抗單粒子效應(yīng)能力。

圖3 A、B兩器件不同漏極電壓下漏極電流隨時間的變化Fig.3 Variation of drain current over time for A and B devices at different biases

圖4 A器件在VDS=220 V下漏極電流隨時間的變化Fig.4 Variation of drain current over time for A device at VDS=220 V

由圖2可知,器件在400 V發(fā)生燒毀。故將A、B兩器件漏極電壓增大至400 V進行單粒子輻照實驗,結(jié)果如圖5所示。由圖5可見,粒子束流開始后,A、B兩器件漏極電流瞬間達到限流,發(fā)生單粒子燒毀,說明A、B兩器件的單粒子燒毀閾值均為400 V。

圖5 A、B器件在400 V下發(fā)生燒毀時電流隨時間的變化Fig.5 Variation of current over time for A and B devices during burnout occurrence at 400 V

由以上實驗數(shù)據(jù)可知,在單粒子效應(yīng)實驗中,較低電壓下,A、B兩器件均會出現(xiàn)典型的單粒子漏電退化現(xiàn)象,B器件的漏電退化起始電壓更小,說明JFET區(qū)寬度大更易發(fā)生漏電退化。而在較大電壓下,兩器件幾乎同時發(fā)生單粒子燒毀。表明JFET區(qū)寬度對單粒子燒毀電壓的影響并不大。

2.2 負柵壓下器件單粒子的漏電退化

輻照過程中,柵極電壓設(shè)為-5 V,使器件處于關(guān)閉狀態(tài),漏極電壓為恒定正值。漏極電壓從80 V開始逐級增加,每級增加20 V,直至兩器件均發(fā)生嚴(yán)重漏電退化停止實驗。每個電壓等級下,入射離子總注量設(shè)為3×105cm-2。

觀察器件柵極電壓設(shè)為-5 V下的實驗數(shù)據(jù)發(fā)現(xiàn),器件的漏電流主要通過柵極泄漏,柵極的泄漏電流大于漏極,選取柵極漏電流作為漏電退化的依據(jù)進行比較。柵極電壓設(shè)為-5 V,A、B兩器件在不同偏壓下柵極電流隨時間的變化示于圖6。從圖6可看出,VDS=160 V時,A、B兩器件均已有較大的柵極泄漏電流,A器件的漏電流幾乎不隨時間變化,B器件發(fā)生了輕微的漏電退化。VDS=180 V時,A、B兩器件均發(fā)生較明顯的漏電退化。VDS=200 V時,A、B器件均發(fā)生嚴(yán)重的漏電退化。

圖6 A、B器件不同偏壓下柵極電流隨時間的變化Fig.6 Variation of gate-source current over time for A and B devices at different biases

由以上結(jié)果可知,施加-5 V柵極電壓較不加?xùn)艠O反偏電壓時更易發(fā)生漏電退化。A器件較B器件發(fā)生漏電退化的起始點更晚,且漏電明顯小于B器件,但漏電退化起始點的差距與不加?xùn)艠O反偏電壓時相比更小,表明JFET區(qū)寬度在對器件施加?xùn)艠O反偏電壓時仍對其漏電退化有影響,但由于柵極反偏電壓的作用,影響程度較不加?xùn)艠O偏壓時有所減小。

3 單粒子效應(yīng)機理仿真

3.1 單粒子漏電退化擬合仿真

Sentaurus TCAD是美國Synopsys公司開發(fā)的一款用于半導(dǎo)體器件模擬和工藝設(shè)計的軟件,廣泛應(yīng)用于半導(dǎo)體工業(yè)中,主要用于設(shè)計、優(yōu)化和分析各種半導(dǎo)體器件和工藝,以改進性能和可靠性。該軟件涵蓋了多個模塊和算法,可用于半導(dǎo)體器件的物理建模、仿真和分析。為更好地了解不加?xùn)艍汉褪┘迂摉艍合翵FET區(qū)寬度對器件單粒子漏電退化的影響機理,本文使用Sentaurus TCAD對實驗所用的兩組器件進行仿真。

平面柵SiC MOSFET的結(jié)構(gòu)如圖7所示[23]。為準(zhǔn)確仿真被測器件的單粒子效應(yīng),對被測器件進行解剖分析,使用SEM獲取被測器件內(nèi)部元胞的詳細結(jié)構(gòu)參數(shù)。單元胞寬度為6 μm,外延層N-漂移區(qū)厚度為10 μm,襯底厚度為300 μm,柵極氧化層厚度為70 nm。通過選擇合適的各部分摻雜濃度,對仿真器件與實驗器件的電學(xué)性能參數(shù)進行擬合。

圖7 平面柵SiC MOSFET結(jié)構(gòu)示意圖Fig.7 Schematic diagram of planar gate SiC MOSFET structure

仿真中重離子轟擊位置為器件中央,以便有效觀察氧化層電場的變化[24],離子軌跡貫穿整個器件,t為時間參數(shù)。

通過對A、B器件的仿真,可以觀察到最大氧化層電場出現(xiàn)在重離子轟擊的器件中央,在柵氧化層出現(xiàn)了大量電流通路。VDS=200 V、A、B器件的t=4 ps時,器件的電場和電流密度分布如圖8所示。

圖8 VDS=200 V、t=4 ps下的電場(a)和電流密度(b)分布Fig.8 Electric field (a) and current density (b) distribution at VDS=200 V and t=4 ps

A、B器件氧化層最大電場隨時間變化的仿真結(jié)果如圖9所示。從圖9可看出,最大電場強度在t=4 ps時達到最大。此時,離子轟擊處SiC和SiO2的界面聚集了大量空穴,從而產(chǎn)生瞬態(tài)電場,隨后界面下方的空穴通過P-基區(qū)向源極泄漏,氧化層電場逐漸減小,并恢復(fù)至轟擊前的狀態(tài)。VDS=400 V時已發(fā)生單粒子燒毀故無法恢復(fù)。器件在VDS=200 V時最大電場強度大于臨界電場強度,柵氧化層發(fā)生損傷。

圖9 氧化層最大電場強度隨時間的變化Fig.9 Variation of maximum electric field strength in oxide layer over time

A、B器件氧化層最大電場隨漏極電壓的變化如圖10所示。從圖10可觀察到:4個漏極電壓下,B器件的最大氧化層電場均大于A器件,說明JFET區(qū)寬度會影響單粒子轟擊時JFET區(qū)的空穴積累,從而影響氧化層的電場強度;B器件JFET區(qū)寬度大,不利于氧化層下空穴的抽取,導(dǎo)致同一時刻空穴密度更大,氧化層電場強度更大,更易發(fā)生漏電退化。

圖10 不同漏極電壓時A、B器件氧化層最大電場強度對比Fig.10 Comparison of maximum electric field strength in oxide layer of A and B devices at different drain bias voltages

3.2 單粒子燒毀和負柵壓下漏電退化擬合仿真

為更好地闡釋單粒子燒毀電壓與JFET區(qū)寬度的關(guān)系以及更好地解釋施加負柵壓對器件漏電退化的影響,分別對燒毀電壓和負柵壓下的器件進行仿真,其中VDS=400 V、A器件t=0.1 ns下的電場分布如圖11所示,-5 V柵極電壓下氧化層最大電場強度隨漏極電壓的變化如圖12所示?？梢钥吹?此時電場主要聚集在N+緩沖層和N-漂移區(qū)界面處,這是由離子碰撞電離所引起的局部化的能量脈沖所致,隨后發(fā)生雪崩倍增,產(chǎn)生大量焦耳熱,導(dǎo)致器件發(fā)生永久性結(jié)構(gòu)損傷。燒毀機理與SiC二極管一致,整個燒毀過程與JFET區(qū)寬度相關(guān)性不大,所以JFET區(qū)寬度的改變并不會對燒毀電壓產(chǎn)生太大影響。

圖11 VDS=400 V、A器件t=0.1 ns時的電場分布Fig.11 Electric field distribution at t=0.1 ns for A device at VDS=400 V

圖12 -5 V柵壓下氧化層最大電場強度隨漏極電壓的變化Fig.12 Variation of maximum electric field strength of oxide layer with drain bias voltage under -5 V bias voltage

-5 V柵壓下A、B器件氧化層最大電場隨漏極電壓的變化如圖12所示。由圖12可見,給器件施加-5 V柵壓后,每一漏極電壓下最大氧化層電場強度增加約0.5 MV/cm,這會使得器件漏電退化閾值電壓更低。這是由于負柵壓下的器件,柵氧化層上多晶硅的一側(cè)電勢較JFET區(qū)電勢低,重離子入射后會有更多的空穴堆積在JFET區(qū),導(dǎo)致氧化層的電場強度更大,柵氧化層更易發(fā)生損壞,使得器件更易發(fā)生漏電退化。

4 結(jié)論

通過對SiC MOSFET設(shè)計中的重要參數(shù)——JFET區(qū)寬度對單粒子效應(yīng)影響的實驗研究,得到如下結(jié)論。

1) JFET區(qū)寬度的減小有利于提升漏電退化閾值電壓,提高器件的抗單粒子效應(yīng)能力,但對單粒子燒毀電壓影響不大。

2) 在施加負柵壓的條件下,漏電退化閾值電壓明顯減小。

3) Sentaurus TCAD仿真結(jié)果顯示,當(dāng)漏極電壓低于漏電退化閾值電壓時,柵氧化層下方的JFET區(qū)內(nèi)會發(fā)生空穴積累,對柵氧化層造成損傷,從漏極到柵極形成電流泄漏路徑,減小JFET區(qū)寬度可以有效改善空穴的抽取速度,減少空穴的積累,提升退化閾值電壓。高于漏電退化閾值電壓,會對MOSFET造成更嚴(yán)重的損壞,在漏極-源極之間產(chǎn)生電流泄漏路徑,并最終導(dǎo)致器件發(fā)生單粒子燒毀。在負柵壓下,JFET區(qū)寬度小的器件,漏電退化閾值也小,但漏電退化起始點的差距較不加?xùn)艠O反偏電壓時小,主要是由于負柵壓對柵氧化層下空穴積累的影響作用更強,占更主導(dǎo)的地位。

后續(xù)將以此理論為基礎(chǔ),形成更有效的SiC MOSFET抗單粒子效應(yīng)加固結(jié)構(gòu)。