協(xié)處理器
- 面向雷達(dá)多目標(biāo)跟蹤應(yīng)用的專用片上系統(tǒng)設(shè)計(jì)
率。另一種為協(xié)處理器方案，將加速器嵌入主處理器的內(nèi)存或流水線中，通過自定義指令的形式來調(diào)用，實(shí)現(xiàn)主處理器與協(xié)處理的緊耦合。文獻(xiàn)[9]中基于RISC-V(reduced instruction set compute-V)擴(kuò)展指令集設(shè)計(jì)實(shí)現(xiàn)了一個(gè)低功耗嵌入式卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器，該協(xié)處理器內(nèi)核擴(kuò)展4條自定義神經(jīng)網(wǎng)絡(luò)指令，最大程度復(fù)用了原RISC-V的數(shù)據(jù)通路和功能模塊，減小了額外的功耗和芯片面積等資源開銷。面向算法的不同特征，合理采用不同的硬件加速器設(shè)計(jì)方案
計(jì)算機(jī)工程與設(shè)計(jì) 2023年12期2023-12-20
- 基于RISC-V 和密碼協(xié)處理器的SOC 設(shè)計(jì)
加解密專用的協(xié)處理器是提高加解密效率的有效解決方式[4-7]。文獻(xiàn)[8]基于ARM 平臺(tái)設(shè)計(jì)實(shí)現(xiàn)了SM2 算法擴(kuò)展的SOC，但是在實(shí)際應(yīng)用中，為了提高加密效率，經(jīng)常會(huì)使用多種算法復(fù)合加密的方式進(jìn)行[9-10]，AES 和RSA 算法分屬對(duì)稱和不對(duì)稱密碼算法，在國際上使用廣泛。基于這兩種密碼算法設(shè)計(jì)開發(fā)密碼協(xié)處理器，搭配蜂鳥E203 MCU 組成適用于嵌入式應(yīng)用場(chǎng)景的信息安全SOC。1 SOC體系結(jié)構(gòu)設(shè)計(jì)在開源蜂鳥E203 MCU基礎(chǔ)上，通過EAI（Exte
電子設(shè)計(jì)工程 2022年24期2022-12-23
- SM2專用指令協(xié)處理器設(shè)計(jì)與實(shí)現(xiàn)
專用指令向量協(xié)處理器。夏輝等人[7]提出了一套通用的專用指令處理器的設(shè)計(jì)驗(yàn)證方案，并將該方案應(yīng)用于ECC，從而大幅提升其在硬件資源受限的嵌入式環(huán)境中的執(zhí)行效率。但目前還沒有專門針對(duì)SM2標(biāo)準(zhǔn)的專用指令協(xié)處理器的研究。本文借鑒利用ASIP高效實(shí)現(xiàn)ECC算法的設(shè)計(jì)思想，在詳細(xì)了解SM2算法特點(diǎn)的基礎(chǔ)上，提出一種適用于實(shí)現(xiàn)SM2算法的專用指令協(xié)處理器。所提出的SM2專用指令協(xié)處理器能夠結(jié)合軟硬件實(shí)現(xiàn)各自具有的優(yōu)勢(shì)，以FPGA為平臺(tái)，高效利用其計(jì)算資源，同時(shí)考慮抵
計(jì)算機(jī)工程與應(yīng)用 2022年2期2022-01-25
- PEC-V: 基于RISC-V協(xié)處理器的內(nèi)存溢出防御機(jī)制①
計(jì)的指針加密協(xié)處理器PEC-V (Pointer Enryption Coprocessor on RISC-V), 通過硬件手段實(shí)現(xiàn)這一機(jī)制.RISC-V作為一個(gè)新型開源指令集架構(gòu), 同樣易受到緩沖區(qū)溢出攻擊.Jaloyan等在論文中闡明了此類攻擊在RISC-V架構(gòu)上的可行性, 并利用內(nèi)核中的代碼片段成功實(shí)現(xiàn)了ROP (Return Oriented Programming)攻擊并繞過多種安全防御機(jī)制[5].因此, 針對(duì)RISC-V的安全性研究十分必要.
計(jì)算機(jī)系統(tǒng)應(yīng)用 2021年11期2022-01-06
- 面向異構(gòu)計(jì)算機(jī)平臺(tái)的HPL 方案?
展.由于眾核協(xié)處理器(如GPGPU)的普及,目前高性能計(jì)算機(jī)一般采用多路(socket)多核CPU+眾核協(xié)處理器架構(gòu),如在2019 年TOP-500 榜單中名列前茅的Summit、Sierra 及天河2 號(hào)等.CPU 和協(xié)處理器往往采用不同的體系結(jié)構(gòu)及指令集,這樣的計(jì)算機(jī)架構(gòu)被稱為異構(gòu)計(jì)算機(jī)架構(gòu).在這樣的系統(tǒng)中,傳統(tǒng)多核CPU 負(fù)責(zé)執(zhí)行程序的邏輯密集部分,眾核協(xié)處理器則高效地處理程序中計(jì)算密集的部分.由于協(xié)處理器的高性能主要依賴于大量輕量級(jí)核心提供的并行處
軟件學(xué)報(bào) 2021年8期2021-11-09
- 基于M80C186與M80C187的聯(lián)合驗(yàn)證系統(tǒng)設(shè)計(jì)與分析
RAM刷新、協(xié)處理器接口這三個(gè)新功能[1]。M80C186以其豐富的功能及強(qiáng)大的運(yùn)算能力在通信系統(tǒng)、信號(hào)處理系統(tǒng)中有著廣泛的應(yīng)用。M80C186具有16根數(shù)據(jù)線和20根地址線，可尋址空間為1MB，I/O地址空間為64kB。它的硬件僅支持對(duì)整數(shù)的算術(shù)運(yùn)算，不能進(jìn)行高精度的數(shù)值運(yùn)算，而高性能數(shù)學(xué)協(xié)處理器M80C187的誕生為解決該問題提供了新的可能[2]。M80C187與M80C186的目標(biāo)代碼是兼容的，能夠并行工作，協(xié)同分工。故此可基于各自特點(diǎn)，將兩者配合起
微處理機(jī) 2021年5期2021-11-02
- 抗功耗攻擊的RSA 協(xié)處理器*
擊的RSA 協(xié)處理器,并開展功能仿真與綜合分析。文章第1 節(jié)主要介紹抗功耗攻擊的RSA 算法設(shè)計(jì)；第2 節(jié)詳細(xì)描述抗功耗攻擊的RSA 協(xié)處理器的硬件架構(gòu)設(shè)計(jì)；第3 節(jié)給出了RSA 協(xié)處理器的仿真驗(yàn)證和性能分析。1 抗功耗攻擊的RSA 算法設(shè)計(jì)1.1 功耗攻擊在針對(duì)密碼算法硬件系統(tǒng)的側(cè)信道攻擊方式中,功耗分析攻擊是一種十分有效的方法。目前,功耗分析攻擊主要分為簡單功耗分析(SPA,Simple Power Analysis)和差分功耗分析(DPA,Diffe
電子器件 2021年4期2021-10-26
- 基于FPGA的可配置卷積結(jié)構(gòu)的神經(jīng)網(wǎng)絡(luò)協(xié)處理器設(shè)計(jì)
將網(wǎng)絡(luò)轉(zhuǎn)換為協(xié)處理器映射，自動(dòng)地配置處理單元和讀取存儲(chǔ)器數(shù)據(jù)，在120 MHz下實(shí)現(xiàn)了25～30幀的視頻流處理.Qiu等[10]基于動(dòng)態(tài)精度數(shù)據(jù)量化方法設(shè)計(jì)CNN通用加速器，使用特點(diǎn)公式把長的浮點(diǎn)數(shù)轉(zhuǎn)化為短的定點(diǎn)數(shù)，降低了數(shù)據(jù)的存儲(chǔ)空間需求，卷積計(jì)算使用大的MATREE結(jié)構(gòu)，存在效率較低的問題.楊一晨等[11]基于Virtex7 FPGA提出一種由指令集控制的卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器，采用8組乘累加器(Multiply Accumulator， MAC)實(shí)現(xiàn)卷
復(fù)旦學(xué)報(bào)（自然科學(xué)版） 2021年4期2021-10-23
- 基于開源處理器Rocket 的異構(gòu)SoC 設(shè)計(jì)與驗(yàn)證
、ReLU 協(xié)處理器和VDP 協(xié)處理器等部分構(gòu)成，具體結(jié)構(gòu)如圖1 所示。圖1 系統(tǒng)結(jié)構(gòu)內(nèi)存的映射關(guān)系如表1 所示。表1 內(nèi)存映射Si-Five Blocks 中通用外設(shè) UART、SPI 等不再詳細(xì)介紹，以下主要介紹兩個(gè)加速器模塊：ReLU 激活函數(shù)協(xié)處理器和VDP 協(xié)處理器。2.1 ReLU 激活函數(shù)協(xié)處理器CNN 隱層主要包含卷積層、激活函數(shù)、池化層以及全連接層[3]。其中激活函數(shù)作為增加神經(jīng)網(wǎng)絡(luò)模型非線性的手段，在算法中起到十分重要的作用[4]。當(dāng)前
電子與封裝 2021年3期2021-03-29
- 基于HBase分布式數(shù)據(jù)庫海量數(shù)據(jù)序列存儲(chǔ)優(yōu)化
用HBase協(xié)處理器實(shí)現(xiàn)了分布式序列記錄單次提交多表插入的功能，提升了分布式多格式存儲(chǔ)的效率。實(shí)驗(yàn)表明，通過上述方案設(shè)計(jì)的分布式序列存儲(chǔ)系統(tǒng)具有良好的存儲(chǔ)能力和擴(kuò)展性。關(guān)鍵詞：HBase;分布式序列;分類碼;文件索引;協(xié)處理器0 引言在海量數(shù)據(jù)存儲(chǔ)方案中，以hadoop[1]分布式文件系統(tǒng)hdfs為基礎(chǔ)的HBase數(shù)據(jù)庫經(jīng)過不斷的發(fā)展完善得到了更加廣泛的應(yīng)用，特別以Facebook Message 系統(tǒng)對(duì)HBase 的應(yīng)用為世界知名。HBase 本身作為谷
科學(xué)與財(cái)富 2021年4期2021-03-08
- 基于RISC-V的近數(shù)據(jù)計(jì)算系統(tǒng)設(shè)計(jì)方法
的近數(shù)據(jù)計(jì)算協(xié)處理器加速陣列與系統(tǒng)，在文中，首先介紹了乘加計(jì)算需求，接著重點(diǎn)描述了協(xié)處理器加速陣列的電路和微碼表項(xiàng)的結(jié)構(gòu)，緊接著完成了針對(duì)該電路的RISC-V自定義指令設(shè)計(jì)，最后以一個(gè)實(shí)例對(duì)系統(tǒng)進(jìn)行了定性的評(píng)估。1 近數(shù)據(jù)計(jì)算加速陣列設(shè)計(jì)針對(duì)有規(guī)律的乘累加計(jì)算，完全可以將計(jì)算過程中的運(yùn)算部分和控制部分相分離，控制部分在RISC-V的內(nèi)核中實(shí)現(xiàn)，而運(yùn)算部分在一個(gè)協(xié)處理器陣列中以流式計(jì)算的形式完成。在本部分，我們首先介紹了乘加運(yùn)算的計(jì)算需求，然后完成了協(xié)處理器
火控雷達(dá)技術(shù) 2020年3期2020-10-13
- 異構(gòu)系統(tǒng)中的Web服務(wù)器軟件框架研究
花板，多核+協(xié)處理器的異構(gòu)模型已經(jīng)成為服務(wù)器端架構(gòu)的主流。協(xié)處理器，如GPU、MIC等，可以極大提升服務(wù)器端的處理能力，彌補(bǔ)CPU 在某些計(jì)算方面的劣勢(shì)。相比GPU，MIC 協(xié)處理器更適合于云計(jì)算這樣的高吞吐量場(chǎng)景。GPU 基于單指令多數(shù)據(jù)（Single Instruction Multiple Data，SIMD），屬于數(shù)據(jù)并行。針對(duì)云計(jì)算場(chǎng)景，如果想充分利用GPU的性能，batch size 就不能太小，但這會(huì)引起延遲的增加，從而降低服務(wù)質(zhì)量（Qual
計(jì)算機(jī)工程與應(yīng)用 2020年11期2020-06-09
- 一種面向密碼SoC的高性能全雙工DMA設(shè)計(jì)
)內(nèi)集成專用協(xié)處理器以加速密碼運(yùn)算,已成為目前高性能SoC設(shè)計(jì)的重要方法。密碼SoC的性能受主處理器、協(xié)處理器以及數(shù)據(jù)調(diào)度控制的影響[1-2],其中,直接內(nèi)存存取(Direct Memory Access,DMA)設(shè)計(jì)尤為重要。DMA的外圍設(shè)備能直接訪問內(nèi)存,使其在內(nèi)存數(shù)據(jù)拷貝[3-5]、實(shí)時(shí)數(shù)據(jù)采集[6-8]等數(shù)據(jù)密集型應(yīng)用中得到廣泛應(yīng)用。密碼SoC等數(shù)據(jù)密集型應(yīng)用對(duì)數(shù)據(jù)傳輸帶寬的需求較高,因此,DMA傳輸?shù)目偩€帶寬利用率直接影響密碼SoC的整體性能。文
計(jì)算機(jī)工程 2020年5期2020-05-18
- 基于HBase分布式數(shù)據(jù)庫海量數(shù)據(jù)序列存儲(chǔ)優(yōu)化
用HBase協(xié)處理器實(shí)現(xiàn)了分布式序列記錄單次提交多表插入的功能，提升了分布式多格式存儲(chǔ)的效率。實(shí)驗(yàn)表明，通過上述方案設(shè)計(jì)的分布式序列存儲(chǔ)系統(tǒng)具有良好的存儲(chǔ)能力和擴(kuò)展性。關(guān)鍵詞：HBase;分布式序列;分類碼;文件索引;協(xié)處理器0 引言在海量數(shù)據(jù)存儲(chǔ)方案中，以hadoop[1]分布式文件系統(tǒng)hdfs為基礎(chǔ)的HBase數(shù)據(jù)庫經(jīng)過不斷的發(fā)展完善得到了更加廣泛的應(yīng)用，特別以Facebook Message 系統(tǒng)對(duì)HBase 的應(yīng)用為世界知名。HBase 本身作為谷
科學(xué)與財(cái)富 2020年34期2020-03-11
- 基于協(xié)處理器的HBase內(nèi)存索引機(jī)制的研究
]實(shí)現(xiàn)了基于協(xié)處理器的HBase區(qū)域級(jí)服務(wù)端區(qū)域級(jí)第二索引擴(kuò)展功能，索引存儲(chǔ)格式選HBase自身的數(shù)據(jù)組織方式，即HFile文件格式。利用HFile高效的IO性能保證索引查詢的效率。周偉等人[8]對(duì)HBase分布式二級(jí)索引通用方案進(jìn)行研究，引入分布式索引機(jī)制，在SolrCloud中完成對(duì)索引的管理，借助協(xié)處理器提供的索引功能為HBase記錄創(chuàng)建、存儲(chǔ)索引，其中HBase負(fù)責(zé)存儲(chǔ)數(shù)據(jù)，Solr負(fù)責(zé)索引數(shù)據(jù)和檢索。許多研究者已經(jīng)使用Coprocessor 來構(gòu)
計(jì)算機(jī)工程與應(yīng)用 2020年1期2020-01-06
- 一種高效多標(biāo)準(zhǔn)視頻解碼器架構(gòu)研究與設(shè)計(jì)
多核處理器+協(xié)處理器的硬件架構(gòu)，同構(gòu)多核處理器采用指令級(jí)和任務(wù)級(jí)并行加速，協(xié)處理器采用硬件定制單元實(shí)現(xiàn)矢量加速，同時(shí)利用分布式片上便箋式存儲(chǔ)器（Scratchpad Memory， SPM）代替數(shù)據(jù)Cache實(shí)現(xiàn)高效的數(shù)據(jù)存儲(chǔ)系統(tǒng)，以應(yīng)用廣泛的H.264視頻標(biāo)準(zhǔn)為驗(yàn)證實(shí)例. 實(shí)驗(yàn)結(jié)果表明，基于本文所提架構(gòu)實(shí)現(xiàn)的H.264視頻解碼器高效可行，平均并行加速比為9.12，相比于傳統(tǒng)多核并行解碼算法提高了1.31倍.關(guān)鍵詞：多標(biāo)準(zhǔn);視頻解碼器;可編程;協(xié)處理器;便
- SVDU的多協(xié)處理器并行化方法研究
下降。3 多協(xié)處理器并行化方法在SVDU中的應(yīng)用“單任務(wù)運(yùn)行”“固定周期運(yùn)行”等設(shè)計(jì)約束本質(zhì)上是為了保證SVDU 軟件的行為簡化，有利于可靠性分析。如果能將圖4 所示各個(gè)時(shí)間片的功能聚合為多個(gè)獨(dú)立的協(xié)處理器，在統(tǒng)一的時(shí)序節(jié)拍驅(qū)動(dòng)下，各個(gè)協(xié)處理器盡可能地同步并發(fā)執(zhí)行，將極大提升對(duì)應(yīng)用功能的處理能力，各個(gè)模塊的功能復(fù)雜度也可以保持在較低水平。3.1 多協(xié)處理器并行化方法的架構(gòu)圖4 中各個(gè)時(shí)間片代表的SVDU 各子功能，可以被聚合為以下具備一定獨(dú)立性的協(xié)處理功能
儀器儀表用戶 2019年12期2019-11-22
- 空氣質(zhì)量監(jiān)測(cè)大數(shù)據(jù)區(qū)間的統(tǒng)計(jì)問題
point）協(xié)處理器可以在服務(wù)端完成計(jì)數(shù)、求和、求最大值等統(tǒng)計(jì)工作，并將結(jié)果返回到客戶端，減少了客戶端到服務(wù)端的RPC調(diào)用，從而極大地提高了統(tǒng)計(jì)查詢的效率［12-14］。本文將對(duì)如何使用終端（Endpoint）協(xié)處理器對(duì)空氣質(zhì)量監(jiān)測(cè)大數(shù)據(jù)進(jìn)行區(qū)間統(tǒng)計(jì)進(jìn)行討論。1 空氣質(zhì)量監(jiān)測(cè)大數(shù)據(jù)存儲(chǔ)模式設(shè)計(jì)基于HBase的空氣質(zhì)量監(jiān)測(cè)大數(shù)據(jù)的存儲(chǔ)模式設(shè)計(jì)如圖1所示。空氣質(zhì)量存儲(chǔ)模式的具體描述見文獻(xiàn)［15］，實(shí)際的應(yīng)用證明該模式可以有效地對(duì)空氣質(zhì)量監(jiān)測(cè)數(shù)據(jù)進(jìn)行存儲(chǔ)及滿足地
武漢工程大學(xué)學(xué)報(bào) 2019年2期2019-05-23
- 雙精度浮點(diǎn)矩陣乘協(xié)處理器研究
運(yùn)算的矩陣乘協(xié)處理器.同時(shí)，本文建立了性能模型并深入分析了各結(jié)構(gòu)設(shè)計(jì)參數(shù)對(duì)協(xié)處理器實(shí)際計(jì)算性能和效率的影響.此外，本文還驗(yàn)證了矩陣乘協(xié)處理器的功能正確性并評(píng)估了其硬件實(shí)現(xiàn)的開銷.本文探索了硬件定制結(jié)構(gòu)設(shè)計(jì)在雙精度浮點(diǎn)矩陣乘加速計(jì)算中的應(yīng)用，研究成果對(duì)提升現(xiàn)有計(jì)算系統(tǒng)的性能和效率有一定的借鑒意義.1 線性陣列計(jì)算結(jié)構(gòu)及大規(guī)模矩陣乘算法線性陣列計(jì)算結(jié)構(gòu)[12]如圖1所示，多個(gè)計(jì)算單元線性互連，每個(gè)計(jì)算單元包含局部存儲(chǔ)器c以存儲(chǔ)矩陣C的分塊數(shù)據(jù)，寄存器a和b分別
計(jì)算機(jī)研究與發(fā)展 2019年2期2019-02-20
- 一種基于可編程邏輯器件的卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器設(shè)計(jì)
卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器IP,成為一個(gè)更大規(guī)?；谏疃葘W(xué)習(xí)的嵌入式計(jì)算機(jī)視覺片上系統(tǒng)SoC中的關(guān)鍵組件。通過對(duì)深度學(xué)習(xí)中的卷積神經(jīng)網(wǎng)絡(luò)進(jìn)行算法的分析,并結(jié)合FPGA系統(tǒng)的特點(diǎn)進(jìn)行硬件實(shí)現(xiàn)與優(yōu)化,設(shè)計(jì)出一款基于FPGA的高性能、可配置的卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器。本文著重探討了在硬件架構(gòu)層級(jí)的算法實(shí)現(xiàn)與優(yōu)化機(jī)制,并闡述了一個(gè)詳細(xì)的設(shè)計(jì)方案,并全面進(jìn)行了設(shè)計(jì)驗(yàn)證、FPGA硬件實(shí)現(xiàn)與性能評(píng)估。1 卷積神經(jīng)網(wǎng)絡(luò)分析卷積神經(jīng)網(wǎng)絡(luò)起源于標(biāo)準(zhǔn)神經(jīng)網(wǎng)絡(luò)并提供了一種端到端的學(xué)習(xí)模型,
西安交通大學(xué)學(xué)報(bào) 2018年7期2018-07-25
- 基于JNI和C++的Intel集成眾核并行方法
on Phi協(xié)處理器混合的異構(gòu)眾核并行架構(gòu)。Intel Xeon Phi協(xié)處理器是首款英特爾集成眾核(Many Integrated Core, MIC)架構(gòu)產(chǎn)品，擁有比常規(guī)GPU更多的核心，并且是基于x86處理器架構(gòu)。與CPU相同的架構(gòu)則意味著它對(duì)已有的程序有較好的兼容性。MIC支持C/C++/Fortran這3種編程語言，由于MIC是基于x86處理器架構(gòu)，這使得MIC在以Native模式工作時(shí)，可以作為獨(dú)立計(jì)算節(jié)點(diǎn)直接運(yùn)行既有的C/C++/Fortra
計(jì)算機(jī)與現(xiàn)代化 2018年4期2018-05-09
- 可編程控制器原生的信息安全設(shè)計(jì)
2 增加安全協(xié)處理器后的PLC硬件架構(gòu)隨著工業(yè)互聯(lián)網(wǎng)和物聯(lián)網(wǎng)技術(shù)的發(fā)展，PLC從單體化的工業(yè)控制設(shè)備逐步演變成網(wǎng)絡(luò)化的復(fù)雜控制系統(tǒng)，不但主控制單元與IO單元之間存在現(xiàn)場(chǎng)總線通信，而且在主控制器與主控制器之間也存在工業(yè)實(shí)時(shí)網(wǎng)絡(luò)通道；另一方面隨著智能制造系統(tǒng)集成技術(shù)的快速推進(jìn)，必須打通PLC與SCADA或MES的雙向數(shù)據(jù)交換通道。原來相對(duì)封閉的PLC運(yùn)行和開發(fā)環(huán)境已不復(fù)存在，現(xiàn)在的PLC面對(duì)的是開放、復(fù)雜、不確定的工業(yè)互聯(lián)網(wǎng)環(huán)境，信息安全的風(fēng)險(xiǎn)迅速增高。隨著2
網(wǎng)絡(luò)安全與數(shù)據(jù)管理 2018年3期2018-04-19
- 智能家居無線數(shù)據(jù)安全傳輸探討
密標(biāo)準(zhǔn)AES協(xié)處理器完成的。在擁有其加密/解密操作之后，就會(huì)減少CC2430內(nèi)置CPU帶來的負(fù)擔(dān)，這樣也可以輕松的實(shí)現(xiàn)安全方案[2]。AES協(xié)處理器與CPU之間可以利用加密控制與狀態(tài)寄存器（ENCCS）、加密輸入寄存器（ENCDI）以及加密輸出寄存器（ENCDO）來實(shí)現(xiàn)其彼此的通信，其中，狀態(tài)寄存器可以利用CPU直接實(shí)現(xiàn)讀寫，但是輸入/輸出寄存器則需要使用存儲(chǔ)器來直接存取。AES協(xié)處理器主要是各個(gè)層次共享的通用院，但是每一次操作只可以進(jìn)行一個(gè)實(shí)例的處理，所
數(shù)字通信世界 2018年2期2018-04-13
- HBase分布式二級(jí)索引通用方案研究
server協(xié)處理器方法，操作完數(shù)據(jù)后立即觸發(fā)創(chuàng)建或更新索引的請(qǐng)求，進(jìn)一步在SolrCloud中完成對(duì)索引的管理。反向進(jìn)行多條件組合查詢時(shí)，先在SolrCloud中查詢包含行鍵和索引列的文檔，再以行鍵為條件查詢并獲取HBase記錄。部署通用方案，實(shí)驗(yàn)證明該方案很好地滿足了創(chuàng)建和維護(hù)HBase二級(jí)索引的要求，且保證了索引與記錄的一致性，對(duì)進(jìn)一步研究分布式存儲(chǔ)二級(jí)索引方案有一定的指導(dǎo)意義。關(guān)鍵詞：分布式存儲(chǔ)；分布式索引；二級(jí)索引；協(xié)處理器；通用方案DOIDOI
軟件導(dǎo)刊 2018年3期2018-03-26
- SM2公鑰算法中大數(shù)除法的設(shè)計(jì)與硬件實(shí)現(xiàn)
公鑰密碼算法協(xié)處理器中的硬件實(shí)現(xiàn)。SM2；大數(shù)除法；公鑰密碼；橢圓曲線；模運(yùn)算0 引言隨著電子通訊技術(shù)的發(fā)展，網(wǎng)絡(luò)信息的安全存儲(chǔ)、安全傳輸、安全處理的重要性越來越顯著。作為密碼學(xué)中的重要手段，公鑰密碼體系能夠有效地解決公共信道上的身份認(rèn)證、數(shù)據(jù)私密性、不可否認(rèn)性等問題，其中，橢圓曲線密碼[1]由于在安全性、計(jì)算量、處理速度、存儲(chǔ)空間等方面的諸多優(yōu)勢(shì)，已經(jīng)成為繼RSA[2]密碼算法后被高度重視的公鑰密碼算法。國際上的相關(guān)標(biāo)準(zhǔn)化組織已經(jīng)開始對(duì)其進(jìn)行標(biāo)準(zhǔn)化工作，
網(wǎng)絡(luò)安全技術(shù)與應(yīng)用 2018年2期2018-02-26
- TMS320TCI6618中FFTC協(xié)處理器在LTE中的應(yīng)用
8中FFTC協(xié)處理器在LTE中的應(yīng)用魯 豪(重慶郵電大學(xué) 通信與信息工程學(xué)院，重慶 400065)采用DSP進(jìn)行數(shù)字基帶處理的基站以及軟件無線電面臨著嚴(yán)峻的考驗(yàn)，鑒于此，德州儀器公司(TI)推出了TMS320TCI6618 DSP，其中快速傅里葉變換協(xié)處理器(FFTC)將大幅度提升基帶處理的性能。FFTC是一個(gè)可編程的加速器，專門針對(duì)LTE系統(tǒng)中的FFT與IFFT變換，本文詳細(xì)介紹了其在LTE系統(tǒng)中的應(yīng)用和DSP多核并行化處理，最后根據(jù)實(shí)測(cè)數(shù)據(jù)對(duì)FFTC協(xié)
單片機(jī)與嵌入式系統(tǒng)應(yīng)用 2017年3期2017-03-31
- 戴爾發(fā)布HPC新節(jié)點(diǎn)
年來加速器/協(xié)處理器大行其道，NVIDIA GPU以及Intel Xeon Phi協(xié)處理器一度廣泛應(yīng)用于TOP500超級(jí)計(jì)算機(jī)之中。今年6月，英特爾發(fā)布了最新的Xeon Phi 7200系列處理器，Xeon Phi的優(yōu)勢(shì)不僅在于核心數(shù)量和線程數(shù)量眾多，適合高并行的計(jì)算負(fù)載，通過集成MCDRAM內(nèi)存和OPA網(wǎng)絡(luò)，可大幅提升CPU訪問內(nèi)存的速率以及I/O性能，打破HPC的計(jì)算瓶頸。如果配置具有72核心的Xeon Phi 7290處理器，服務(wù)器一般需要采用水冷散
中國信息化周報(bào) 2016年48期2017-03-09
- 不對(duì)稱內(nèi)存計(jì)算平臺(tái)OLAP查詢處理技術(shù)研究
算能力強(qiáng)大的協(xié)處理器分而治之地完成,并最小化不同存儲(chǔ)與計(jì)算設(shè)備之間的數(shù)據(jù)傳輸代價(jià).實(shí)驗(yàn)結(jié)果表明基于負(fù)載劃分的3階段OLAP計(jì)算模型能夠較好地適應(yīng)CPU-Phi不對(duì)稱計(jì)算平臺(tái),實(shí)現(xiàn)通過計(jì)算型硬件加速計(jì)算密集型負(fù)載,從而加速整個(gè)OLAP查詢處理性能的目標(biāo).內(nèi)存計(jì)算;不對(duì)稱計(jì)算平臺(tái);內(nèi)存聯(lián)機(jī)分析處理0 引言硬件技術(shù)的發(fā)展推動(dòng)數(shù)據(jù)庫技術(shù)的升級(jí).計(jì)算機(jī)硬件技術(shù)發(fā)展的一個(gè)重要反映是晶體管制造工藝水平的持續(xù)提高,晶體管制造工藝主要體現(xiàn)在CPU/GPU和內(nèi)存技術(shù)的進(jìn)步.
- 基于BLE芯片CC2541的AES CCM加密解密算法的實(shí)現(xiàn)
自帶的AES協(xié)處理器（AES Coprocessor）可以實(shí)現(xiàn) CBC、CFB、OFB、CTR、ECB、CBC MAC等多種加密解密算法［1，7］。TI官方提供的CC2541芯片文檔并沒有針對(duì)AES協(xié)處理器的操作使用給出詳細(xì)的說明，只是大概的指出了加密解密的一些流程。本文詳細(xì)討論了如何在CC2541芯片上通過AES協(xié)處理器來實(shí)現(xiàn)BLE的AES CCM加密解密算法。1 CCM算法簡介BLE鏈路層采用CCM算法實(shí)現(xiàn)認(rèn)證和加密。CCM實(shí)際上分為CBC-MAC認(rèn)證
電子設(shè)計(jì)工程 2016年5期2016-09-13
- 基于S12X系列雙核單片機(jī)的CAN網(wǎng)關(guān)設(shè)計(jì)
成XGATE協(xié)處理器內(nèi)核的S12XE系列雙核單片機(jī)具有處理速度快、反應(yīng)時(shí)間短、功耗低等優(yōu)點(diǎn)，在嵌入式應(yīng)用中具有獨(dú)特優(yōu)勢(shì)和很好的應(yīng)用前景;文章采用16位雙核單片機(jī)MC9S12XEQ512作為主控制器，以集成信號(hào)和電源隔離功能的CAN收發(fā)器芯片ADM3053來實(shí)現(xiàn)CAN接口電路，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)可以連接3個(gè)CAN通信子網(wǎng)的CAN網(wǎng)關(guān)，有效實(shí)現(xiàn)了系統(tǒng)的小型化、低功耗、低成本;采用雙核處理技術(shù)來優(yōu)化CAN網(wǎng)關(guān)的處理流程，由協(xié)處理器XGATE來處理各種中斷，S12X
計(jì)算機(jī)測(cè)量與控制 2016年1期2016-09-07
- 多核DSP中FFTC協(xié)處理器在LTE-A下的應(yīng)用*
P中FFTC協(xié)處理器在LTE-A下的應(yīng)用*［李小文 薛堯 黃菲 譚博］隨著無線通信系統(tǒng)傳輸數(shù)率的不斷提升，采用單核DSP進(jìn)行數(shù)字基帶處理的系統(tǒng)漸漸不能滿足日益增加的復(fù)雜度及實(shí)時(shí)性要求，多核并行模式以及協(xié)處理器的加入逐漸被廣泛應(yīng)用。針對(duì)于此，基于LTE-A系統(tǒng)下物理層鏈路的實(shí)現(xiàn)，采用TI 推出的TMS320C6670高性能4核處理器，其中多核架構(gòu)特性優(yōu)點(diǎn)以及快速傅里葉變換協(xié)處理器（FFTC）的使用，將有效減少開發(fā)難度以及提高數(shù)據(jù)處理速度，大幅提升LTE-A數(shù)
廣東通信技術(shù) 2016年7期2016-08-24
- 曦力是否夠“犀利”聯(lián)發(fā)科Helio X20/X25解析
X25集成的協(xié)處理器，魅族Pro6的Sensor Hub技術(shù)再度回歸協(xié)處理器解決傳感器耗電問題蘋果在iPhone 5s發(fā)布時(shí)首次提出了“運(yùn)動(dòng)處理器”概念，這顆超低功耗的芯片用于語音喚醒，對(duì)計(jì)步器、陀螺儀等傳感器收集回的數(shù)據(jù)進(jìn)行再加工等任務(wù)。高通驍龍?zhí)幚砥骷傻腍exagon DSP、海思麒麟950集成的智能感知處理器i5，它們的功能和蘋果提到的“運(yùn)動(dòng)處理器”相同，其本質(zhì)就是所謂的“協(xié)處理器”。早前聯(lián)發(fā)科多少有些“看不起”協(xié)處理器。以魅族為例，在魅族MX3時(shí)
電腦愛好者 2016年11期2016-07-04
- 新款4寸iPhone和iPad Air 3將搭載A9系列芯片
還搭載了M9協(xié)處理器，讓手機(jī)能直接變身計(jì)步器。此外，Siri也變得更加智能，只需語音就能將其喚醒。如果新款4寸iPhone能完整繼承iPhone6s上的功能，那么價(jià)格該怎么定呢？此前有報(bào)道稱該機(jī)售價(jià)將低于500美元，但眼下iPhone6還要賣549美元呢。至于第三代iPadAir，新款A(yù)9X處理器將讓其性能得到質(zhì)的飛躍，其圖形性能將達(dá)到iPhone6s的兩倍。此外，A9X的RAM提升到了4GB，運(yùn)行多任務(wù)時(shí)會(huì)變得更加得心應(yīng)手。
電子世界 2016年6期2016-04-20
- TM4C1233H6PZ雙處理器的多串口實(shí)現(xiàn)技術(shù)
H6PZ作為協(xié)處理器,通過SPI接口與主處理器通信,還能再擴(kuò)展出8個(gè)UART口。這樣整個(gè)系統(tǒng)共有16個(gè)UART口并行工作,整個(gè)系統(tǒng)組成如圖1所示。主處理器帶8個(gè)UART口,Uart0～7,其中1個(gè)串口Uart0用于調(diào)試Debug口,其他7個(gè)串口可用于并行數(shù)據(jù)采集;協(xié)處理器也有8個(gè)UART口,Uart0-1～Uart7-1,其中Uart0-1用于調(diào)試Debug口,其他7個(gè)串口用于并行數(shù)據(jù)采集;主處理器和協(xié)處理器之間通過SPI接口連接,以SPI接口作為主—協(xié)處
單片機(jī)與嵌入式系統(tǒng)應(yīng)用 2016年11期2016-03-20
- 面向LTE-A寬帶通信的并行比特協(xié)處理器*
信的并行比特協(xié)處理器*管武，梁利平，胡巧芝(中國科學(xué)院微電子研究所，北京100029)通過時(shí)分復(fù)用的硬件方法，設(shè)計(jì)實(shí)現(xiàn)了面向LTE-A寬帶通信的PBC(Parallel Bit Coprocessor)并行比特協(xié)處理器。該協(xié)處理器支持2G/3G/LTE/LTE-A標(biāo)準(zhǔn)的高速比特處理。協(xié)處理器以并行計(jì)算的結(jié)構(gòu)，支持CRC校驗(yàn)、卷積碼/Turbo碼編解碼、比特交織等寬帶通信中的比特處理，吞吐率達(dá)600 Mb/s。在65 nm CMOS工藝下，該譯碼器面積約為1
電子技術(shù)應(yīng)用 2015年1期2015-12-07
- 異構(gòu)多核的全高清H264解碼系統(tǒng)設(shè)計(jì)※
tex-M3協(xié)處理器及IVA-HD多媒體硬編解碼加速引擎。IVA-HD引擎內(nèi)部有7個(gè)針對(duì)各種視頻編解碼而設(shè)計(jì)的加速引擎，每個(gè)加速引擎擁有獨(dú)立的數(shù)據(jù)存儲(chǔ)器，可以在很大程度上降低模塊間因?yàn)樽x寫數(shù)據(jù)造成的競(jìng)爭。同時(shí)采用virtio緩存隊(duì)列[3]和RPMsg 消息框架[4]來實(shí)現(xiàn)基于異步通知的主處理核Cortex-A9與協(xié)處理核Cortex-M3間數(shù)據(jù)通信，具有大數(shù)據(jù)通信效率高、異步通知等優(yōu)點(diǎn)。OMAP4430處理器內(nèi)部的Cortex-A9雙核處理器將運(yùn)行高級(jí)嵌入
單片機(jī)與嵌入式系統(tǒng)應(yīng)用 2015年1期2015-07-03
- 基于自適應(yīng)門控時(shí)鐘的CPU功耗優(yōu)化和VLSI設(shè)計(jì)
U)和多媒體協(xié)處理器空閑所導(dǎo)致的動(dòng)態(tài)功耗浪費(fèi)．首先,設(shè)計(jì)了模塊級(jí)自適應(yīng)時(shí)鐘門控單元,并通過芯片內(nèi)部硬件電路來自動(dòng)監(jiān)測(cè)上述模塊是否空閑,模塊空閑時(shí)時(shí)鐘關(guān)閉,從而消除了不需要的時(shí)鐘翻轉(zhuǎn)帶來的模塊內(nèi)部動(dòng)態(tài)功耗消耗．然后,將自適應(yīng)時(shí)鐘門控單元應(yīng)用于國產(chǎn)處理器Unicore-2中,對(duì)其流水線阻塞、FPU和多媒體協(xié)處理器空閑的產(chǎn)生進(jìn)行功耗優(yōu)化．最后,基于TSMC 65 nm工藝下已流片芯片的網(wǎng)表和寄生參數(shù)文件,通過反標(biāo)芯片的波形獲得電路翻轉(zhuǎn)率，并用PrimeTime
- 基于NuttX的多旋翼飛行器控制系統(tǒng)設(shè)計(jì)*
增加失效保護(hù)協(xié)處理器，達(dá)到減少開發(fā)過程中墜機(jī)幾率和提高主處理器任務(wù)容量的目的。實(shí)驗(yàn)表明，此平臺(tái)在滿足穩(wěn)定控制飛行的同時(shí)，能明顯減小開發(fā)難度，縮短開發(fā)周期，并且給后續(xù)算法開發(fā)保留了充足的運(yùn)行資源。多旋翼飛行器；NuttX；多任務(wù)；失效保護(hù)0 引言相對(duì)于大型無人駕駛飛機(jī)(Unmanned Aerial Vehicle，UAV），多旋翼飛行器擁有體積小、成本低、行動(dòng)敏捷、可懸停等優(yōu)勢(shì)，成為許多國家或機(jī)構(gòu)的研究熱點(diǎn)，是UAV發(fā)展的主要方向之一。歸功于UAV技術(shù)近幾
電子技術(shù)應(yīng)用 2015年3期2015-02-23
- 一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn)
CORDIC協(xié)處理器核，提供了高吞吐率的超越函數(shù)運(yùn)算能力，從而提高了導(dǎo)航計(jì)算機(jī)的并行運(yùn)算能力。此IP核使用verilog編寫,由于其資源占用率低，可以非常容易地被集成入各種航天用FPGA中。1 CORDIC算法1.1 CORDIC旋轉(zhuǎn)CORDIC算法最早由Volder提出[3]，用于求解一般三角函數(shù)，之后由Walther改進(jìn)[4]，使得CORDIC可以用于計(jì)算雙曲函數(shù)和進(jìn)行乘除運(yùn)算。由于幾乎所有的通用CPU都具有硬件乘法除法功能,因此對(duì)數(shù)坐標(biāo)模式所提供的乘
電子設(shè)計(jì)工程 2015年2期2015-01-17
- 移動(dòng)設(shè)備也“極客”
傳感器外，“協(xié)處理器”的感念也成為了時(shí)下智能手機(jī)領(lǐng)域的一大亮點(diǎn)。比如，蘋果說iPhone 6在搭載第A8芯片內(nèi)置了M8協(xié)同處理器;華為稱Mate 7搭載的麒麟925芯片內(nèi)也隱藏了一顆i3協(xié)處理器（圖3）。那么，所謂的“協(xié)處理器”到底是干啥用的？我們都知道，智能手機(jī)體內(nèi)配備了包括重力感應(yīng)、陀螺儀、羅盤、光線在內(nèi)的各種傳感器，每次調(diào)用時(shí)都要喚醒CPU去指揮。問題是，CPU的功耗很高，哪怕是基于big.LITTLE技術(shù)設(shè)計(jì)的“A15+A7”中的A7，頻繁地工作也
電腦愛好者 2014年22期2015-01-13
- 基于手勢(shì)識(shí)別技術(shù)的3D虛擬交互系統(tǒng)
處理器平臺(tái)、協(xié)處理器動(dòng)態(tài)跟蹤模塊三部分，如圖1所示。以英特爾凌動(dòng)處理器平臺(tái)作為整個(gè)嵌入式系統(tǒng)的核心，通過DVI接口，Audio芯片分別和顯示器及音響連接，作為整個(gè)系統(tǒng)圖像和聲音的輸出;通過PCI插槽與視頻采集卡相連，采集3個(gè)角度攝像頭的圖像信息，經(jīng)過圖像處理和手勢(shì)識(shí)別后作為交互的輸入信息;通過COM1接口采用串口方式與ATMega16協(xié)處理器相通信，用來控制攝像頭實(shí)時(shí)動(dòng)態(tài)跟蹤手的運(yùn)動(dòng)。圖像采集模塊包括視頻采集卡、拍攝左手圖像的左攝像頭，以及分別拍攝右手圖像
實(shí)驗(yàn)室研究與探索 2014年6期2014-10-20
- 基于FPGA的導(dǎo)航接收機(jī)跟蹤環(huán)路設(shè)計(jì)與實(shí)現(xiàn)
x公司提供的協(xié)處理器[2],實(shí)現(xiàn)環(huán)路的跟蹤和通道的調(diào)度,在單片F(xiàn)PGA內(nèi)實(shí)現(xiàn)導(dǎo)航接收機(jī)的跟蹤環(huán)路,在不損失性能的基礎(chǔ)上實(shí)現(xiàn)資源的優(yōu)化。本文分析了導(dǎo)航接收機(jī)的設(shè)計(jì)和跟蹤的基本原理,分析了載波環(huán)、碼環(huán)的基本設(shè)計(jì)和環(huán)路鑒別器的算法性能分析,而后設(shè)計(jì)了基于FPGA的導(dǎo)航接收機(jī)跟蹤環(huán)路,并在Xilinx公司的Virtex-4系列的XC4VSX55芯片上實(shí)現(xiàn)了用Verilog編程的硬件邏輯電路和基于內(nèi)嵌協(xié)處理器核的跟蹤算法的嵌入式開發(fā)。1 導(dǎo)航接收機(jī)跟蹤原理導(dǎo)航接收機(jī)
全球定位系統(tǒng) 2014年5期2014-08-21
- 基于多核DSP處理器DM8168的視頻處理方法
核；DSP；協(xié)處理器；視頻采集引 言以DSP為核心的處理器憑借自身硬件結(jié)構(gòu)的優(yōu)勢(shì)和算法優(yōu)化使得一般的嵌入式產(chǎn)品在視頻應(yīng)用領(lǐng)域得到了廣泛的應(yīng)用。隨著高清視頻應(yīng)用的增多，傳統(tǒng)單核DSP處理器已經(jīng)不能很好地滿足應(yīng)用需求了。為此，TI公司推出了一款專門針對(duì)高清大數(shù)據(jù)量快速計(jì)算的專用多核DSP處理器DM8168。與傳統(tǒng)單核DSP或ARM+DSP的異構(gòu)多核結(jié)構(gòu)相比，DM8168集成了4個(gè)不同類型的處理器，除了傳統(tǒng)ARM+DSP結(jié)構(gòu)外，DM8168還擁有兩個(gè)專門針對(duì)高清
單片機(jī)與嵌入式系統(tǒng)應(yīng)用 2014年8期2014-08-12
- 基于DSP協(xié)處理器的藍(lán)牙安全傳輸方案設(shè)計(jì)
4基于DSP協(xié)處理器的藍(lán)牙安全傳輸方案設(shè)計(jì)黃一才，郁濱信息工程大學(xué)密碼工程學(xué)院系統(tǒng)工程教研室，鄭州 450004深入分析藍(lán)牙安全機(jī)制，結(jié)合藍(lán)牙芯片的特點(diǎn)，提出了一種藍(lán)牙安全傳輸方案，該方案通過重新分配片內(nèi)資源，用DSP協(xié)處理器處理相對(duì)復(fù)雜的密碼運(yùn)算，解決了通過外部增加硬件增強(qiáng)藍(lán)牙安全性而帶來的信息“落地”、硬件復(fù)雜等問題。實(shí)驗(yàn)結(jié)果表明，方案能在不影響藍(lán)牙數(shù)據(jù)傳輸速率的情況下增強(qiáng)藍(lán)牙通信安全，且能有效降低藍(lán)牙安全產(chǎn)品成本，實(shí)現(xiàn)方便，可靠性高。藍(lán)牙單芯片；藍(lán)牙
計(jì)算機(jī)工程與應(yīng)用 2014年16期2014-07-07
- 走下神壇細(xì)看蘋果發(fā)布會(huì)的亮點(diǎn)與槽點(diǎn)
與續(xù)航上一代協(xié)處理器的加入備受好評(píng)，本次蘋果繼續(xù)升級(jí)了處理器和協(xié)處理器。在增強(qiáng)性能的同時(shí)提升待機(jī)時(shí)間，為游戲、相機(jī)應(yīng)用、藍(lán)牙外設(shè)等提供更好的支持。相信搭配iOS8，iPhone的使用體驗(yàn)依舊會(huì)領(lǐng)先其他平臺(tái)。槽點(diǎn)外形回歸圓潤造型？這是很多人不能接受的。從iPhone4開始，蘋果就將硬朗的外形植入了用戶心中，本次的回歸讓人大呼不適應(yīng)。另外，從外觀設(shè)計(jì)和工藝方面，兩款iPhone6也的確缺乏亮點(diǎn)，在其他手機(jī)廠商拼命追趕的背景下，蘋果要想保持大幅度領(lǐng)先變得越來越難
電腦迷 2014年20期2014-04-29
- 采用8位微控制器實(shí)現(xiàn)無傳感器磁場(chǎng)定向控制
由片上內(nèi)嵌的協(xié)處理器MDU和CORDIC（矢量計(jì)算機(jī)）以及8051兼容CPU的聯(lián)合應(yīng)用就可以實(shí)現(xiàn)。MDU是一個(gè)16位乘法和除法單元，CORDIC是一個(gè)專用于矢量旋轉(zhuǎn)和角度計(jì)算的16位協(xié)處理器。在英飛凌8位微控制器XC886和XC888上實(shí)現(xiàn)的無傳感器磁場(chǎng)定向控制，能為電器制造商所面臨的能耗要求和定價(jià)壓力提供完美的解決方案。和大多數(shù)采用硬編碼方式實(shí)現(xiàn)的其它類型的FOC不同，基于XC886/8微控制器的解決方案具有軟件重復(fù)編程能力所帶來的附加優(yōu)勢(shì)，能向用戶提供
電子設(shè)計(jì)工程 2014年21期2014-03-24
- 美超微(R)在SEG 2014上展出最新雙處理器和交換機(jī)
（Phi?）協(xié)處理器的1U平臺(tái)、2U Super-Server?、4U/Tower和 7U Super-Blade?平臺(tái)，包括破世界紀(jì)錄的2U超高速Ultra SuperServer（支持英特爾至強(qiáng)E5-2600 v3雙處理器（最大功率160W）、4個(gè)雙寬（GPU或至強(qiáng)融核協(xié)處理器和8個(gè)3.5"插拔SAS3 12Gb/s加4個(gè)2.5"熱插拔NV Me SSD）的現(xiàn)場(chǎng)演示。美超微總裁兼首席執(zhí)行官梁見后表示：“美超微支持28個(gè)雙處理器節(jié)點(diǎn)的最新 MicroBl
電腦與電信 2014年10期2014-03-13
- 人工智能芯片讓手機(jī)看懂圖片
展示中將一個(gè)協(xié)處理器連接至傳統(tǒng)的智能手機(jī)處理器上，可以讓手機(jī)運(yùn)行深度學(xué)習(xí)的軟件。軟件能夠探測(cè)到人臉和街景中的標(biāo)簽部分。協(xié)處理器的設(shè)計(jì)在現(xiàn)場(chǎng)可編程門陣列（FPGA）上測(cè)試，F(xiàn)PGA是一種可編程、可重構(gòu)的芯片，可用來測(cè)試新硬件的設(shè)計(jì)，而無需投入大量成本來制造全新的芯片。普渡大學(xué)的原型遠(yuǎn)沒有谷歌的小貓識(shí)別系統(tǒng)那么強(qiáng)大，但卻顯示出了新型硬件如何讓深度學(xué)習(xí)更廣泛的應(yīng)用成為可能?！叭藗冃枰@種應(yīng)用?！睅炻迩辛_說?！翱赡苣銜?huì)有幾千張看都不會(huì)再看的圖片，而我們現(xiàn)在并沒有合
電腦與電信 2014年10期2014-03-13
- 一天24元你也可以暢游“天河”
48000個(gè)協(xié)處理器,共300多萬個(gè)計(jì)算核心,自落戶廣州以來,它一直以如此驚人的運(yùn)算速度在工作。當(dāng)前這個(gè)“超級(jí)大腦”開始進(jìn)入全面升級(jí)期,一條條“飛龍”陸續(xù)進(jìn)入休憩期,為了保證用戶不受影響,將始終有一條“飛龍”為“把守”,這種狀態(tài)最多持續(xù)到8月底或9月初。全新的天河二號(hào)的計(jì)算速度將達(dá)到每秒10億億次,科學(xué)家2013年底曾經(jīng)預(yù)測(cè)這個(gè)速度原本要到2015年才能實(shí)現(xiàn),但是就像誰也無法預(yù)測(cè)超級(jí)計(jì)算機(jī)的極限速度一樣,誰也想不到它的進(jìn)步會(huì)如此之快。也許一天只需要花費(fèi)24
計(jì)算機(jī)與網(wǎng)絡(luò) 2014年13期2014-02-20
- 高性能計(jì)算處理器進(jìn)展
方發(fā)布了眾核協(xié)處理器Xeon Phi。在2013年中發(fā)布的TOP500中，排名第7的Dell公司研制的Stampede超級(jí)計(jì)算機(jī)就采用了最新的Phi處理器。本文重點(diǎn)分析下英特爾這款眾核處理器Phi。Phi是基于英特爾的眾核集成體系結(jié)構(gòu)設(shè)計(jì)（Many Integrated Core，MIC），最新發(fā)布的Phi處理器有兩個(gè)版本：Phi 3100和Phi 5100，都是采用英特爾最新的22納米工藝。Phi5100包括61個(gè)處理器核，支持320GB/s的內(nèi)存帶寬，
中國教育網(wǎng)絡(luò) 2013年11期2013-11-16
- 異構(gòu)多處理器嵌入式計(jì)算平臺(tái)的設(shè)計(jì)
5137作為協(xié)處理器。STM32F107主處理器與CC430F5137協(xié)處理器之間采用串口進(jìn)行通信。1.1 主處理器端硬件體系結(jié)構(gòu)本文構(gòu)建的433 MHz有源RFID讀寫機(jī)具主處理器STM32F107端提供了3個(gè)與上位機(jī)通信的接口：USB接口、10/100M自適應(yīng)以太網(wǎng)接口和UART串口，其中USB接口支持OTG通信模式。為了提高整個(gè)系統(tǒng)的安全性，系統(tǒng)還提供了7816 PSAM智能卡接口，該接口能夠與PSAM智能卡進(jìn)行通信。為了保存從協(xié)處理器接收到的數(shù)據(jù),
網(wǎng)絡(luò)安全與數(shù)據(jù)管理 2012年24期2012-09-29
- 車載雙路CAN總線冗余網(wǎng)關(guān)的設(shè)計(jì)
塊，同時(shí)還將協(xié)處理器XGATE模塊集成到S12XD系列中，目的是減輕主處理器S12X CPU的工作負(fù)擔(dān)，提高系統(tǒng)的數(shù)據(jù)吞吐能力，從而支持雙處理器的嵌入式開發(fā).XGATE基于RISC內(nèi)核，能夠獨(dú)立于主中央處理器單元進(jìn)行編程，可以執(zhí)行獨(dú)立的算法完成運(yùn)算.XGATE能夠輔助支持內(nèi)存RAM與外接設(shè)備之間的高速數(shù)據(jù)傳送，同時(shí)完成指定的數(shù)據(jù)處理，例如通信協(xié)議的轉(zhuǎn)換，等等.這使得XGATE可以作為DMA控制器[3].此外，MC9S12XDP512單片機(jī)內(nèi)部還有32K的R
車輛與動(dòng)力技術(shù) 2012年1期2012-08-21
- 面向移動(dòng)安全存儲(chǔ)的密碼SoC設(shè)計(jì)與實(shí)現(xiàn)
主設(shè)計(jì)的安全協(xié)處理器執(zhí)行密碼操作，經(jīng)驗(yàn)證可適用于三類主要的密碼算法[3]：對(duì)稱密鑰加密算法、散列算法和公開密鑰加密算法。此外，設(shè)計(jì)了高性能NAND Flash控制器，支持外接多種類型的NAND Flash芯片（SLC、MLC和 TLC），最大支持容量為 160 GB。本設(shè)計(jì)可應(yīng)用于加密U盤、加密U盤KEY、加密移動(dòng)硬盤、高速加密流轉(zhuǎn)接器等設(shè)備中。1 硬件設(shè)計(jì)1.1 系統(tǒng)架構(gòu)本文提出的密碼SoC架構(gòu)如圖1所示。其中集成了兩種處理器核，分別是通用處理器（LEO
電子技術(shù)應(yīng)用 2012年4期2012-07-03
- Spansion推出新型人機(jī)接口協(xié)處理器加速語音電子元件發(fā)展步伐
ion?語音協(xié)處理器，這是業(yè)界首款支持語音控制系統(tǒng)接口的人機(jī)接口(HMI)協(xié)處理器。憑借Nuance Communications公司（納斯達(dá)克代碼：NUAN）的語音技術(shù)，該款新產(chǎn)品是汽車、游戲和消費(fèi)電子領(lǐng)域語音識(shí)別系統(tǒng)的理想之選。此外，該產(chǎn)品支持更大的語音數(shù)據(jù)庫，與常規(guī)語音接口相比，可以顯著提高響應(yīng)時(shí)間和精度。Spansion語音協(xié)處理器由定制型邏輯和高速存儲(chǔ)器構(gòu)成，有利于加快和優(yōu)化語音控制人機(jī)接口，同時(shí)還可消除常規(guī)CPU在處理語音數(shù)據(jù)時(shí)的工作負(fù)荷。隨著
電子技術(shù)應(yīng)用 2012年8期2012-04-01
- 新型聲控技術(shù)讓汽車“聽話”能力更強(qiáng)
口(HMI)協(xié)處理器也正是應(yīng)了這一趨勢(shì)。與常規(guī)語音接口相比，這個(gè)處理器除了支持更大的語音數(shù)據(jù)庫，顯著提高響應(yīng)時(shí)間和精度外，其最大的特點(diǎn)在于語音協(xié)處理器由定制型邏輯和高速存儲(chǔ)器構(gòu)成，可加快和優(yōu)化語音控制人機(jī)接口。雖然Spansion暫時(shí)不在中國市場(chǎng)上市，但其語音協(xié)處理器是全球首款語音攜處理器，若在汽車導(dǎo)航領(lǐng)域廣泛推廣起來，對(duì)語音控制、聲控導(dǎo)航等技術(shù)將是一個(gè)重大突破。據(jù)稱，對(duì)于嵌入式語音識(shí)別技術(shù)，在內(nèi)存中儲(chǔ)存的“聲音庫”至關(guān)重要。聲音庫的容量越大，語音識(shí)別的準(zhǔn)
通信世界 2012年27期2012-03-07
- 德州儀器隆重推出業(yè)界功能最強(qiáng)大的基站SoC德州儀器隆重推出業(yè)界功能最強(qiáng)大的基站SOC 充分滿足制造商與運(yùn)營商對(duì)4G技術(shù)的需求
。作為可配置協(xié)處理器實(shí)施的TI PHY，可使軟件定義無線電(SDR)方案幫助運(yùn)營商在無需外部組件的情況下順利地升級(jí)到新興標(biāo)準(zhǔn)。TCI6616的自動(dòng)數(shù)據(jù)包處理功能可管理同時(shí)來自內(nèi)核與無線電廣播網(wǎng)絡(luò)的數(shù)據(jù)包，其不僅能夠減輕數(shù)據(jù)包處理的工作量，同時(shí)還可釋放出相應(yīng)的資源支持可提高頻譜效率的算法。數(shù)據(jù)包協(xié)處理器的自動(dòng)運(yùn)算可簡化設(shè)計(jì)，同時(shí)還可為開發(fā)人員大幅降低成本。綜上所述，這些面向所有主要無線標(biāo)準(zhǔn)的可配置協(xié)處理器，均可實(shí)現(xiàn)相當(dāng)于250多個(gè)DSP的性能。TCI6616
電腦與電信 2010年11期2010-08-15
- 基于ＬＥＯＮ３處理器和Ｓｐｅｅｄ協(xié)處理器的復(fù)雜ＳｏＣ設(shè)計(jì)實(shí)現(xiàn)
和Speed協(xié)處理器的基本情況，提出了替代FPGA控制方式的LEON3可編程方案，方便了用戶使用Speed；開發(fā)7AHB總線接口、DMA控制器，并詳細(xì)敘述了軟硬件聯(lián)合開發(fā)的互動(dòng)過程；軟硬件仿真結(jié)果證明了此方案的正確性、可行性和實(shí)用性。關(guān)鍵詞：LEON3；協(xié)處理器；SoC；AHB；DMA前言隨著科技的發(fā)展，信號(hào)處理系統(tǒng)不僅要求多功能、高性能，而且要求信號(hào)處理系統(tǒng)的開發(fā)、生產(chǎn)周期短，可編程式專用處理器無疑是實(shí)現(xiàn)此目的的最好途徑?？删幊虒Ｓ锰幚砥骺煞譃樗神詈鲜?
電子產(chǎn)品世界 2009年5期2009-05-25