高勇進(jìn),張煒,張志紅,鄭長武
隨著集成電路制造技術(shù)的進(jìn)步,各類產(chǎn)品的體積和成本大量減少,各項(xiàng)產(chǎn)業(yè)集成電路化已是未來趨勢之一,其中以馬達(dá)控制用IC最具代表性。
馬達(dá)驅(qū)動(dòng)器為各項(xiàng)產(chǎn)業(yè)的核心技術(shù)之一,依據(jù)世界衛(wèi)生組織的資料顯示,世界各國耗用在馬達(dá)驅(qū)動(dòng)器方面的電量比例占總發(fā)電量的 60-70%,馬達(dá)驅(qū)動(dòng)功率小至數(shù)瓦、大至百萬瓦,涵蓋咨詢、家電、軍事、工業(yè)等場合,足可見馬達(dá)驅(qū)動(dòng)技術(shù)的重要性。先進(jìn)國家已積極發(fā)展馬達(dá)驅(qū)動(dòng)器集成化技術(shù),特別適用于電腦周邊設(shè)備,家電產(chǎn)品等,足見馬達(dá)驅(qū)動(dòng)器集成化已是未來趨勢。
本電路針對我國巨大的 CD-ROM/DVD馬達(dá)驅(qū)動(dòng)電路市場,進(jìn)行了相關(guān)產(chǎn)品的設(shè)計(jì)開發(fā)。
電路提供四通道馬達(dá)驅(qū)動(dòng),具體功能如下[1]:
● 向focus和tracking兩個(gè)線圈提供電流反饋型線性放大驅(qū)動(dòng),以最小化由于感性負(fù)載引起的電流相位移。
● 為兩相步進(jìn)馬達(dá)(sled motor)提供驅(qū)動(dòng)。
● 為光盤主軸旋轉(zhuǎn)馬達(dá)(spindle)提供驅(qū)動(dòng)
● 內(nèi)置stand-by功能
● 內(nèi)置溫度遲滯保護(hù)功能
● 內(nèi)置電平轉(zhuǎn)換電路
● 內(nèi)置低電壓遲滯啟動(dòng)電路
● 采用BTL驅(qū)動(dòng)輸出方式
● Sled,Spindle馬達(dá)和focus,tracking線圈驅(qū)動(dòng)用電源分開,有利于低電壓驅(qū)動(dòng),提高電源利用效率。
該電路共有28條引腳,采用HSOP-28封裝形式。其中,
Stand-by(28腳)在電壓低于0.5V或空置時(shí),輸出通路關(guān)閉,電路靜態(tài)電流減小。在電壓高于2V時(shí),電路處于正常工作狀態(tài)。
Bias(27腳)電壓設(shè)定在1.2V以上時(shí)正常工作,在電壓低于0.9V(典型值)時(shí),輸出通路關(guān)閉。
圖1為AM5954的電路方框圖,下面簡述主要功能塊的電路原理。
圖1 AM5954電路方框圖
圖-2電路包括帶隙基準(zhǔn)電壓源和熱遲滯保護(hù)電路,為簡化電路,省略了啟動(dòng)偏置電流源部分。
電路簡單介紹如下:Q11,Q12,Q13和電阻R11,R12,R13等組成小電流恒流源帶隙基準(zhǔn)電壓源。從圖2可知:
忽略Q11管的基極電流,則Q12管的集電極電流
圖2 帶隙基準(zhǔn)電壓源和熱遲滯保護(hù)電路
在實(shí)際電路中,Q12是 5個(gè)Q13管圖形的并聯(lián),則Is1 2=5×Is13
這樣,電阻R12上壓降加權(quán)展現(xiàn)在電阻R11上,基準(zhǔn)電壓
從上式可以看到,Vref是一個(gè)與電源電壓無關(guān)的值。同時(shí),因?yàn)榫哂姓郎囟认禂?shù),Ube11具有負(fù)溫度系數(shù),選擇適當(dāng)?shù)腞11,R12,R13的阻值,則基準(zhǔn)電壓Vref就不隨溫度而變化。
Q9的基極電位為:
在已知BE結(jié)溫度系數(shù)和常溫下開啟電壓的情況下,可計(jì)算出Q9導(dǎo)通溫度。當(dāng)溫度升高到使Q9導(dǎo)通后,熱保護(hù)電路開始工作,偏置電路關(guān)閉,同時(shí)使Q6關(guān)閉,Q7,Q8鏡像恒流源啟動(dòng)。然后Q3,Q2微恒流源啟動(dòng),Q2集電極向R5提供另一路偏置電流,其值可解超越方程得到
這樣,Q9的基極電位提高到
電路通過改變Q9的基極電位實(shí)現(xiàn)了溫度遲滯的功能。
圖3為電流傳輸電路,包含電平位移,放大和倒相等功能。簡單介紹如下:
圖3 電流傳輸電路
此電路是由電流傳輸器組成的電壓放大電路,由于采用電流模的設(shè)計(jì)方法,具有高精度,寬帶和高速的特點(diǎn)[2]。電流傳輸器是一個(gè)由運(yùn)放和電流鏡組成的電路,輸入級(jí)是單位增益緩沖器,作用是使反相輸入跟隨同相輸入。所以,同相輸入端的輸入阻抗很高,反相輸入端的輸入阻抗很低。信號(hào)電流可以流出或流入反相輸入端。
晶體管Q14,Q23可以看成是電壓運(yùn)放的互補(bǔ)輸出級(jí),其輸出與運(yùn)放反相輸入端直接相連,構(gòu)成深度負(fù)反饋。在NPN管β較高的條件下,Q21的集電極電流近似等于Q16的發(fā)射極電流,同樣,Q19的集電極電流近似等于Q18的發(fā)射極電流。因?yàn)镼19和Q21的集電極電流相等,所以Q16和Q18的發(fā)射極電流也相等。在β相同的條件下,Q18基極電流與Q16基極電流相等,Q1,Q2組成鏡像恒流源從Q18取出基極電流并向Q16基極反饋同樣大小的基極電流,從而實(shí)現(xiàn)了基極偏置電流的精確抵消,降低了輸入偏置電流,實(shí)現(xiàn)了小信號(hào)的精確傳輸。電路的輸出采用威爾遜電流源結(jié)構(gòu),提高了輸出電阻,使輸出電流近似于恒流源。
輸入信號(hào)Vin在R0上產(chǎn)生的電流為
電壓幅度為
通過電流傳輸器,在輸出端輸出為
其輸出電壓為
輸出電壓幅度為
故信號(hào)的電壓增益為
從上面的分析可以看出,信號(hào)通過電流傳輸器實(shí)現(xiàn)了基準(zhǔn)電平從vref1到vref2的位移,并實(shí)現(xiàn)了信號(hào)的電壓放大和倒相,分成以基準(zhǔn)電平vref2為基礎(chǔ)的一正一反兩路信號(hào),作為下一級(jí)BTL驅(qū)動(dòng)電路的輸入信號(hào)。
圖4為Cascode型運(yùn)放電路,電路簡單介紹如下:
圖4 Cascode型運(yùn)放電路
Q4和Q16,Q5和Q15構(gòu)成了折疊式的共射-共基(cascode)差分輸入結(jié)構(gòu)。相比于普通的輸入級(jí),其優(yōu)點(diǎn)是增加了輸出擺幅和共模電壓輸入范圍[3]。由于采用動(dòng)態(tài)電流源作偏置,提高了共模抑制比和電源紋波抑制比。同時(shí),由于輸出電阻很大,后級(jí)對前級(jí)的影響很小,有很高的信號(hào)隔離度。輸入級(jí)的增益為:
ro1是共射-共基輸入級(jí)的輸出電阻,ri2是中間級(jí)的輸入電阻。
Q13,Q14和恒流源以及交越失真補(bǔ)償電路Q10,Q9,R1構(gòu)成中間增益放大級(jí)。Q14是緩沖放大器,起信號(hào)隔離和電流放大作用,Q13是信號(hào)放大級(jí)。輸出級(jí)是一個(gè)Class AB推挽互補(bǔ)輸出級(jí)。頻率補(bǔ)償是由加在中間放大級(jí)的反饋電容C1完成的。
在馬達(dá)驅(qū)動(dòng)IC中,由于感性負(fù)載固有的特點(diǎn),其驅(qū)動(dòng)不同于普通的線性放大電路(如運(yùn)放,電壓調(diào)節(jié)器),對工藝技術(shù)要求很高,具體實(shí)現(xiàn)的工藝難點(diǎn)如下:
① 在低頻工作時(shí),感性負(fù)載阻抗較小,因此要求輸出管有很強(qiáng)的電流驅(qū)動(dòng)能力。
② 整個(gè)電路能耐瞬間高壓及電流。由電工原理可知,電感上的電壓可以突變,而其電流不能突變,因此當(dāng)通電電感突然關(guān)斷時(shí),在其兩端會(huì)感應(yīng)出一個(gè)極性相反的電動(dòng)勢(自感電勢)。由于像馬達(dá)一類的電機(jī)有相當(dāng)大的電感,故其產(chǎn)生的自感電勢常常會(huì)高出電源電壓的數(shù)倍,其值為
該電勢與電源電壓方向相同,其結(jié)果是兩者疊加,產(chǎn)生一個(gè)高壓。
③ 溫度特性要好。必須保證在高溫條件下仍有大功率輸出。
④ 可靠性要好。
在采用標(biāo)準(zhǔn)雙極工藝設(shè)計(jì)的版圖中,要實(shí)現(xiàn)上述要求,特別注意下面幾個(gè)問題:
① 輸出驅(qū)動(dòng)晶體管能耐較高的電壓,一般設(shè)計(jì)要求為使用電源電壓的兩倍以上。由于輸出 npn晶體管的面積較大,與普通的晶體管相比,其β值較高,故耐壓會(huì)降低。因此,在設(shè)計(jì)規(guī)則上,可適當(dāng)放寬C-B,B-S間的間距以提高Vcb和Vce的耐壓。
② 對驅(qū)動(dòng)感性負(fù)載的輸出電路必須仔細(xì)用隔離保護(hù)環(huán)屏蔽[4]。由于感性負(fù)載在驅(qū)動(dòng)過程中,會(huì)產(chǎn)生瞬間的極高能量的脈沖,即瞬間的高壓和電流。外部的瞬態(tài)脈沖往往使輸出引腳的電位高于電源電壓或低于地電位。從而引起器件的閂鎖效應(yīng)或 ESD。即使這些瞬間脈沖沒有引起閂鎖效應(yīng),但仍會(huì)向敏感電路注入噪聲。因此,對驅(qū)動(dòng)感性負(fù)載的輸出電路必須仔細(xì)用隔離保護(hù)環(huán)屏蔽使噪聲耦合最小化,消除閂鎖效應(yīng)。
圖5是性能最好的適合標(biāo)準(zhǔn)雙極工藝的隔離保護(hù)環(huán),它是在n-島內(nèi)做一條環(huán)狀的深磷與埋層(NBL)相連。采用這種結(jié)構(gòu)可以形成最深的隔離保護(hù)環(huán),以最大限度收集載流子。同時(shí),深磷 環(huán)還可以防止襯底自偏。在實(shí)際電路中,此保護(hù)環(huán)所接電位最好是最高電位,以推動(dòng)n+p-耗盡層盡可能地深入到襯底。接地雖然也能起隔離作用,但接地保護(hù)環(huán)易受襯底自偏的影響。放置位置一般有兩種選擇:一是將此保護(hù)環(huán)放在易發(fā)生少子注入的隔離島;二是在易發(fā)生少子注入的隔離島和敏感電路間插入一個(gè)包含隔離保護(hù)環(huán)的隔離島,并接最高電位。
圖5 有深磷的隔離保護(hù)環(huán)
圖6是沒有使用深磷的保護(hù)環(huán),顯而易見,由于從發(fā)射區(qū)擴(kuò)散層到埋層(NBL)的縱向外延電阻較大,容易產(chǎn)生襯底的自偏效應(yīng)。同時(shí)應(yīng)注意,此結(jié)構(gòu)在接電源電位或高電位時(shí)有隔離保護(hù)作用,如接地電位則無任何實(shí)際作用。另外,添加深磷環(huán)可顯著降低輸出晶體管的飽和壓降,提高負(fù)載的驅(qū)動(dòng)能力。
圖6 沒有深磷的隔離保護(hù)環(huán)
③ 要盡可能增大輸出晶體管所在隔離島和鄰近隔離島之間的隔離槽寬度,并使其有良好的接地性能。雙極工藝中,p-n結(jié)隔離是依靠結(jié)的反偏來阻擋電流。但耗盡區(qū)建立的內(nèi)建電場只能阻擋多數(shù)載流子,不能阻擋少數(shù)載流子。如果一些隔離結(jié)正偏,它將向隔離槽注入少數(shù)載流子。這些載流子多數(shù)被復(fù)合,但最終仍會(huì)有一小部分穿過隔離槽進(jìn)入其他器件。
圖7是一個(gè)標(biāo)準(zhǔn)雙極電路剖面結(jié)構(gòu),假設(shè)npn晶體管Q1的集電極與外引腳相連,在Q1關(guān)閉時(shí),當(dāng)外部電路產(chǎn)生一個(gè)瞬時(shí)脈沖從外引腳拉出電流,這時(shí)Q1的集電極電位低于地,從而導(dǎo)致Q1的集電極-襯底結(jié)(C-S結(jié))正偏,少數(shù)載流子(電子)注入襯底,多數(shù)載流子被復(fù)合,但會(huì)有一些通過擴(kuò)散穿過隔離槽進(jìn)入其他器件所在的隔離島.如晶體管T1。少數(shù)載流子穿過隔離槽類似于少子流穿過一個(gè)雙極晶體管。Q1所在的隔離島相當(dāng)于橫向npn晶體管QP的發(fā)射極。隔離槽和襯底相當(dāng)于晶體管的基極。其他反偏的隔離島相當(dāng)于集電極。由于多數(shù)載流子被復(fù)合,這個(gè)npn晶體管QP的β是相當(dāng)?shù)偷摹R话愕募纳w管的β約為 10,而寬隔離槽之間的寄生晶體管的β約為0.01。即使如此低的增益也能引起電路的誤動(dòng)作。假設(shè)一個(gè)正偏的隔離島注入10mA的少子電流到襯底,如果寄生晶體管的β為0.01,則鄰近隔離島收集的電流為 0.1mA,足以使一個(gè)典型的模擬電路發(fā)生誤動(dòng)作。
圖-7標(biāo)準(zhǔn)雙極電路的剖面結(jié)構(gòu)示意圖
在隔離槽上開襯底接觸孔接地電位雖然不能阻止少子的擴(kuò)散,但可以提供足夠的多子來提供復(fù)合,從而使絕大多數(shù)的少子在隔離槽被復(fù)合。同時(shí),襯底接觸孔還可以防止襯底的自偏效應(yīng)。
④ 對襯底pnp管和處于在飽和狀態(tài)工作的橫向pnp晶體管,要采取必要的保護(hù)措施,以防止產(chǎn)生襯底自偏效應(yīng)。當(dāng)電流流過襯底時(shí),會(huì)產(chǎn)生幾百mV的電壓降,從而導(dǎo)致襯底的自偏。這個(gè)襯底電流由多子(空穴)組成,因此反偏的隔離結(jié)對其不起作用。而當(dāng)其產(chǎn)生的自偏壓足夠大時(shí),可能會(huì)使鄰近的隔離結(jié)產(chǎn)生正偏而影響鄰近器件的正常工作。
圖-8是標(biāo)準(zhǔn)雙極工藝下襯底自偏的一個(gè)典型例子。襯底pnp晶體管Q1直接向集電極(襯底)注入電流IC,此電流沿橫向流到襯底接觸孔SC1,由于襯底電阻RS的存在,在晶體管Q2下的襯底電壓上升,對于一個(gè)在飽和條件下工作的共射極npn管,其C-S結(jié)正偏電壓取決于電流密度和溫度,在150℃下,0.3V的正偏電壓可以使C-S結(jié)流過1μA的電流。
圖-8 襯底自偏效應(yīng)示意圖
對于在飽和狀態(tài)下工作的橫向pnp管,從發(fā)射極發(fā)射的空穴一部分被集電極收集,其余的被注入到襯底或隔離槽。因此,其結(jié)果與襯底pnp管等效。
解決上述問題的一個(gè)有效方法是在隔離槽上開接地孔。一般而言,從接地孔抽走的不僅僅是位于其下方的襯底空穴電流,還包括臨近的隔離槽的空穴電流。這有效的放大了接地孔,使一個(gè)最小尺寸的接地孔能有數(shù)百平方微米的有效影響面積。因此,遍布芯片四周的小尺寸的接地孔比單個(gè)的大面積接地孔有更低的有效電阻,接地性能更好。
⑤ 從電路的可靠性考慮,在雙極工藝為基礎(chǔ)的感性負(fù)載驅(qū)動(dòng)控制IC中,也應(yīng)注意ESD保護(hù)。因此在版圖設(shè)計(jì)中,應(yīng)遵循以下規(guī)則:
● 應(yīng)避免壓點(diǎn)與電源或地之間直接連接高摻雜的pn結(jié)(如npn的be結(jié))。盡量使用浮島上的電阻與npn的基極或發(fā)射極串聯(lián)。另外有可能的話,用pnp代替 npn。
● 為了減小所受應(yīng)力 pn結(jié)的電流密度(如 npn的 be結(jié)),不要在輸入引腳上使用最小尺寸的器件。
● 在與壓點(diǎn)接合的電路中,避免使用最小尺寸器件與薄氧化層的元器件。
● 直接連接到壓點(diǎn)上的所有電阻應(yīng)有一個(gè)浮島,這個(gè)浮島不應(yīng)被電源線或地線覆蓋。如果電阻/電阻頭與隔離墻間距越大,那么它抗ESD能力就越大。
● 在對ESD敏感的器件中不要使用接觸孔-擴(kuò)散區(qū)邊緣間距最小設(shè)計(jì)規(guī)則。
● 通向?qū)SD敏感電路的鋁互連與連接PADS的其它鋁互連線的重疊部分必須最少化。
● 保護(hù)結(jié)構(gòu)應(yīng)靠近壓點(diǎn),還必須有大的接地接觸孔。
● 從壓點(diǎn)到保護(hù)器件的鋁互連與從保護(hù)器件到電源或地的鋁互連應(yīng)盡可能短與寬。
● 從壓點(diǎn)到有源電路的鋁連線應(yīng)盡可能地小。這個(gè)措施增加了時(shí)間常數(shù)τ,結(jié)果衰減了輸入器件上的峰值電壓。如可能請用浮島上的電阻與基區(qū)接觸孔相連。
● 為了使大電流下的pn結(jié)散熱,使用寬的鋁互連線與大的接觸孔面積。
● 如果保護(hù)結(jié)構(gòu)與器件沒有被接地接觸孔分開,不要將那些器件放在對地保護(hù)結(jié)構(gòu)旁,環(huán)繞地線與保護(hù)器件之間也不應(yīng)放置其它器件。關(guān)注對ESD敏感的器件或保護(hù)器件的形狀與鋁互連走線形式,要有利于電流的均勻。
從實(shí)踐來看,在電路設(shè)計(jì)中依據(jù)上述規(guī)則,可以有效避免驅(qū)動(dòng)感性負(fù)載所帶來的閂鎖效應(yīng),ESD和噪聲耦合效應(yīng),并能經(jīng)受高溫工作的考驗(yàn)。如我們研制的CD-ROM/DVD馬達(dá)驅(qū)動(dòng)電路通過整機(jī)測試和老化試驗(yàn),證明有很高的可靠性,現(xiàn)已批量生產(chǎn)。
電路采用了新進(jìn)半導(dǎo)體公司的1.5u-15V bipolar工藝模型參數(shù),用hspiceS仿真工具對電路進(jìn)行了單元功能塊和整體功能的仿真,各項(xiàng)參數(shù)和功能達(dá)到設(shè)計(jì)要求。在制作上采用了許多新的工藝技術(shù),如占用面積小,容量大的電容制作工藝,雙層布線技術(shù)和大阻值電阻制作技術(shù),隔離結(jié)對通離子注入技術(shù)等,有效的縮小了版圖面積。
該電路在新進(jìn)半導(dǎo)體公司投片成功。對試流芯片進(jìn)行測試和應(yīng)用表明,該電路實(shí)現(xiàn)了馬達(dá)高速運(yùn)轉(zhuǎn)時(shí)的高精度控制,克服了脈沖干擾和高溫工作條件下保持系統(tǒng)穩(wěn)定的技術(shù)難點(diǎn),具有很好的溫度特性和很高的可靠性。現(xiàn)該電路已進(jìn)入批量生產(chǎn)。
參考資料
[1]“CD/DVD ROM 馬達(dá)驅(qū)動(dòng)電路 AM5954A”Data Sheet[K].SIM-BCD Semiconductor Corp,2007.
[2]Gray P R and Meyer R G, Analysis and Design of Analog Integrated Circuits[M].New York:Wiley,1977.
[3]高文煥,劉潤生.電子電路基礎(chǔ)[M].北京:高等教育出版社,1997.
[4]HASTINGS A,The Art of Analog Layout[M].New Jersey:Prentice Hall,2001.