洪 穎，馮 玢，王 磊，吳 華，郭俊敏，杜 萍

(中國電子科技集團公司第四十六研究所，天津300220)

碳化硅單晶是目前最具有發(fā)展前途的寬禁帶半導體材料。由于高電阻率的半絕緣碳化硅在高頻下有低的介電損耗，使得它在作為基于寬帶隙半導體的高溫、大功率、高頻電子器和傳感器的襯底上具有相當大的優(yōu)勢，高質(zhì)量半絕緣碳化硅（SI-SiC）襯底是高頻SiC和GaN基器件的基礎[1，2]。

本文采用摻雜的方式，通過摻入深能級雜質(zhì)釩來補償SiC單晶生長中所有的淺施主和淺受主能級以實現(xiàn)材料的半絕緣特性。晶片電阻率測試采用的是 COREMA（contactless resistivity mapping）方法，它依據(jù)電容馳豫原理，樣品被當作漏電介質(zhì)放置在電容器中，根據(jù)測定系統(tǒng)中電量的變化推導得到材料的電阻率。碳化硅單晶片電阻率測試范圍為（105～1012）Ω·cm。采用該方法測試晶片電阻率，Mapping結果一目了然，且具有操作便捷，非破壞性、速度快、重復性好等特點。SiC單晶中摻雜劑釩（V）以及雜質(zhì)元素氮（N）和硼（B）的含量采用二次離子質(zhì)譜（SIMS）測試，將其結果與COREMA測試結果相結合，研究探討單晶生長過程中電阻率的變化規(guī)律及其原因。

1 實 驗

我們在自行研制的SiC單晶爐中，采用PVT（physical vapor translation）法進行2英寸4H-SiC單晶的生長。為降低生長系統(tǒng)中雜質(zhì)N的摻入，采用高純的石墨材料做坩堝，高純碳化硅粉作為源，釩采用固態(tài)源方式摻雜，生長在特定的坩堝系統(tǒng)中進行。

將生長后得到的4H-SiC單晶進行定向、滾圓、切參考邊后，垂直于單晶生長方向進行多線切割，我們將獲得的標準2英寸4H-SiC晶片按單晶生長方向進行統(tǒng)一排序，生長初始記為1#，以此類推，直至生長結束；采用德國Sem iMap公司的COREMA測試儀對晶片的電阻率進行逐一測試，研究探討單晶生長過程中電阻率的變化規(guī)律。

根據(jù)COREMA電阻率測試結果，我們適當選取具有代表性的晶片，在其與測試電阻率對應區(qū)域進行取樣，樣片經(jīng)拋光清洗后對其影響半絕緣性能的摻雜劑V以其主要雜質(zhì)元素N和B含量進行SIMS測試，以分析探討單晶生長過程中雜質(zhì)元素含量與晶片電阻率變化的關系。

2 結果與討論

圖1為晶體090005，晶片編號為5#～10#的電阻率測試結果，圖中白色區(qū)域代表電阻率的測試值低于1×105量級，也就是低阻；而其他區(qū)域電阻率測試值對應于右側標識，大約在1×109量級，具有半絕緣性能。從該圖中可以清楚地看到在單晶生長過程中晶片電阻率從低阻到高阻，再從高阻到低阻的一個漸變過程，其變化趨勢非常一致，具有一定的代表性。

圖1 晶片電阻率COREMA測試結果

我們對此展開分析研究，結果發(fā)現(xiàn)晶片電阻率的變化趨勢宏觀上與其晶體表面的形狀相對應，從圖1來看，晶片表面電阻率優(yōu)先發(fā)生變化的區(qū)域是晶片的周邊區(qū)域，從目前我們生長得到的SiC單晶整體形狀來看，中心略突，周邊略低；晶片是垂直于單晶生長方向切割而成的，因此同一晶片表面并不是同一時刻生長所得的，晶片電阻率的變化也證實了這一結果，間接反映出單晶實際的生長狀態(tài)。當單晶生長表面較平時，晶片間的電阻率就不存在漸變的可能，而是存在突變的可能，同一晶片電阻率相差較小，但晶片與晶片間的電阻率可能會相差較大；由此可推斷，單晶生長表面較平有利于提高同一晶片電阻率的均勻性。

SiC單晶生長過程中電阻率的變化趨勢與晶體生長表面宏觀形狀相關只是一個表觀現(xiàn)象，追其根本原因還是與單晶生長過程中每一時刻生長氣氛中摻雜劑V以及雜質(zhì)N和B的含量相關。采用摻V的方法制備半絕緣SiC單晶其根本原理是通過摻入深能級雜質(zhì)V來補償單晶生長過程中淺施主N和淺受主B，從而實現(xiàn)材料的半絕緣性能。表1為晶體090005部分晶片電阻率測試值以及晶片中摻雜劑V、雜質(zhì)N的含量，其中5#晶片分別選取了對應高阻和低阻的兩個區(qū)域，因為B的測試含量一般在1×1015量級，與V和N的含量相差較大，故淺受主雜質(zhì)B的影響忽略不計，SiC單晶半絕緣性能只與深能級雜質(zhì)V和淺施主雜質(zhì)N相關。

表1 晶體090005部分晶片電阻率測試值以及晶片中摻雜劑V、雜質(zhì)N的含量

據(jù)資料顯示，V在SiC單晶中的溶解度為（3～5）×1017，從表1中可以看出其單晶中V的含量已接近溶解度，表1的結果說明當摻雜劑釩的濃度（CV）與雜質(zhì)氮的濃度(CN)相近，且濃度較高，在1×1017量級時，晶片電阻率存在高阻和低阻相互變化，當CV＞CN時，有顯示出高阻的可能性，如5#-2，當CV＜CN，則基本上一定為低阻。

圖2同樣是我們得到的一個晶片的電阻率測試結果，圖中白色區(qū)域（3＃）同圖1，其電阻率的測試值低于1×105量級，而1＃區(qū)域代表其電阻率的測試值大于1×1012量級，均超過電阻率測試量程。圖1是高阻和低阻并存，而圖3則是超高阻（＞1012量級）和低阻并存，同樣在不同的電阻率測試值對應區(qū)域取樣進行SIMS測試。結果如表2，CV與 CN同樣都在 1×1017量級。

圖2 晶片090006-10電阻率測試結果

表2 晶片090006-10電阻率測試值以及晶片中摻雜劑V、雜質(zhì)N的含量

圖3為我們統(tǒng)計所測試晶片中CV、CN濃度在1×1017量級左右，晶片的電阻率與其影響電學性能的元素V和N的含量之間的關系，其中橫坐標為摻雜劑釩的濃度與雜質(zhì)氮的濃度之差，縱坐標為利于表征，選取的是晶片電阻率的對數(shù)。[舉例，電阻率為 ρ=1010Ω·cm，則 log(ρ)=10]。當電阻率測試值＜1×105Ω·cm（低阻）時，我們將其定義為1×104Ω·cm；電阻率的測試值大于1×1012量級，我們定義為從1×1012Ω·cm。圖中可以看出，當CV＜CN時（三角標識），意味著摻入的深能級雜質(zhì)V未能完全補償淺受主N，因而材料顯示為低阻；而當CV＞CN時（圓形標識），從測試結果來看，大部分顯示出高阻，且電阻率測試值集中分布在1×109～1×1012量級，但同時有少部分顯示出低阻，說明不是所有的V都參與了補償作用。SiC單晶半絕緣性能的實現(xiàn)與單晶中V和N的含量相關，但其具體的電阻率的大小與V和N的相對含量沒有必然的聯(lián)系。

圖3 晶片中雜質(zhì)元素V和N含量與電阻率測試值的關系

在實驗中還發(fā)現(xiàn)，當單晶中V和N的含量都降到1×1016量級時，晶片電阻率變化同樣復雜，同一晶片不同區(qū)域會出現(xiàn)高阻、超高阻（＞1012量級）以及低阻共存；這一結果說明當SiC單晶中的雜質(zhì)濃度較低時，其單晶中本征缺陷所引起的深能級可能會顯現(xiàn)出一定的作用，其在補償材料電性能方面具有與雜質(zhì)能級相同的效果，不同的是，本征缺陷能級產(chǎn)生原因復雜，穩(wěn)定性差，更難于控制。

經(jīng)實驗證明在SiC單晶生長過程中只有當V含量在1×1017量級，而N含量在5×1016量級以下時，深能級雜質(zhì)V完全補償淺施主N，則可制備得到高阻，其電阻率均勻性好的SiC單晶。圖4為我們在該條件下制備得到的電阻率測試值在1×1010量級，且均勻性非常好的半絕緣SiC單晶。

圖4 晶片電阻率COREMA測試結果

3 結 論

通過采用摻入深能級雜質(zhì)釩的方式制備半絕緣SiC單晶，單晶生長過程中電阻率的變化趨勢反映出實際單晶生長表面形狀，其半絕緣性能的實現(xiàn)與單晶中V、N的含量相關。當晶片中V和N的含量都在1×1017量級時，晶片電阻率變化較為復雜，同一晶片不同區(qū)域會出現(xiàn)高阻甚至超高阻與低阻并存，如果CV＜CN，則材料一定為低阻；如果CV＞CN，則大部分為高阻，電阻率測試值集中分布在1×109～1×1012量級，但電阻率的大小與V和N的相對含量沒有必然聯(lián)系；少部分顯示低阻，說明不是所有測試得到的V都參與了補償作用。

[1]BICKERMANNM，WEINGARTNERR，WINNACKER A，et al.On the preparation of vanadium doped PVT grow th SiC boules with high semi-insulating yield[J].Journal of Crystal Grow th，2003，254(1):390-399.

[2]ZVANUTM E，KONOVALOV V V，WANGHY，etal.Defect levels and types of pointdefects in high-purity and vanadium-doped sem i-insulating 4H-SiC[J].Journal of Applied Physics，2004，96(10):5484-5489.