周新順，王 力，王宇鵬

（北京衛(wèi)星制造廠，北京 100190）

0 引言

大功率智能配電單元（以下簡稱配電單元）是載人航天器能源系統(tǒng)的核心單機(jī)產(chǎn)品，將一次電源輸出的電能進(jìn)行匯流和電壓變換后，為衛(wèi)星平臺及載荷設(shè)備提供穩(wěn)定、可靠的電能，功率高達(dá)2.2 kW。配電單元采取標(biāo)準(zhǔn)化、模塊化和通用化的設(shè)計(jì)思想，主要由配電模塊、DC/DC變換模塊和數(shù)據(jù)采集與通信模塊組成。配電模塊實(shí)現(xiàn)整器負(fù)載配電的加斷電時序控制；DC/DC變換模塊將一次母線電壓轉(zhuǎn)化為負(fù)載所需的二次母線電壓；數(shù)據(jù)采集與通信模塊完成各種狀態(tài)自動采集、處理與通信。各功能模塊協(xié)調(diào)工作，最終實(shí)現(xiàn)整器負(fù)載用電的統(tǒng)一配置管理和控制。配電單元內(nèi)部包括一次母線（100 V高壓）和二次母線（28 V低壓）2種母線，模擬電路和數(shù)字電路共存，電磁環(huán)境惡劣。解決好配電單元電磁自兼容以及與外界兼容問題，滿足型號電磁兼容性要求是配電單元的設(shè)計(jì)難點(diǎn)。

1 配電單元電磁兼容性要求

載人航天器研制工作根據(jù)不同分系統(tǒng)或設(shè)備所處的環(huán)境、不同設(shè)備的特點(diǎn)，制定了電磁兼容性設(shè)計(jì)規(guī)范，明確了電磁兼容性要求。航天器各個設(shè)備均應(yīng)滿足相應(yīng)的電磁兼容性指標(biāo)，以確保整器在各個階段和各種工作模式下均能穩(wěn)定可靠工作[1]。

電磁兼容性要求主要包括干擾發(fā)射和敏感度2大類，其中又包含若干子項(xiàng)目。配電單元需要滿足的電磁兼容性指標(biāo)有8個，具體見表1。其中CE102和 RE102為干擾發(fā)射項(xiàng)目，規(guī)定了對外干擾的最大限值；其他為敏感度項(xiàng)目，規(guī)定了需要具備的承受外界干擾的最低能力。配電單元具有高電壓、大功率的特點(diǎn)，因此電磁干擾發(fā)射為其電磁兼容性設(shè)計(jì)的重點(diǎn)。本文主要論述配電單元采取的抑制干擾發(fā)射的相關(guān)技術(shù)和措施。

表1 電磁兼容測試項(xiàng)目Table 1 Electromagnetic compatibility testing items

2 配電單元電磁兼容性設(shè)計(jì)

電磁兼容性設(shè)計(jì)的基本方法是指標(biāo)分配和功能分塊設(shè)計(jì)。即將電磁兼容性指標(biāo)要求分解為整機(jī)級、模塊級、電路級和元器件級，按照各級要實(shí)現(xiàn)的功能要求和電磁兼容性指標(biāo)要求，逐級進(jìn)行設(shè)計(jì)，并采取一定的防護(hù)措施。在對配電單元的配電模塊、DC/DC變換模塊和數(shù)據(jù)采集與通信模塊分別進(jìn)行電磁兼容性設(shè)計(jì)后，再進(jìn)行整機(jī)級的電磁兼容優(yōu)化。

2.1 配電模塊電磁兼容性設(shè)計(jì)

配電模塊中包含有繼電器、表貼電阻和電容等元器件，穩(wěn)態(tài)工作（繼電器不動作）時不存在電磁干擾源。但在繼電器開通和關(guān)斷的瞬間，由于繼電器中線圈的感應(yīng)特性，在線圈兩端會產(chǎn)生較大的反電動勢電壓尖峰，包含了大量的高頻頻譜成分，從而成為電磁干擾源[2]。

抑制繼電器線圈激勵信號所產(chǎn)生的反電動勢通常有2種方式：一是在繼電器線圈兩端并聯(lián)二極管，抑制反電動勢的效果好，但是線圈能量衰減的速度慢；二是在繼電器線圈兩端并聯(lián)二極管串聯(lián)電阻，與第一種方式相比，抑制反電動勢的效果稍差（抑制效果取決于電阻阻值），但繞組能量衰減的速度快。通常情況下，對于單穩(wěn)態(tài)的電磁繼電器，應(yīng)采用第二種方式，以縮短繼電器的響應(yīng)時間；對于雙穩(wěn)態(tài)的磁保持繼電器，繞組能量衰減的速度對繼電器的響應(yīng)時間沒有影響，可以選用第一種方式。由于配電模塊中的繼電器均為磁保持繼電器，所以本文采用第一種方式對繼電器產(chǎn)生的瞬態(tài)干擾進(jìn)行抑制。

當(dāng)繼電器觸點(diǎn)動作時，線圈電流會在線圈和二極管形成的環(huán)路中流動。為了減小電流環(huán)路的輻射發(fā)射，應(yīng)盡量減小繼電器線圈與并聯(lián)二極管形成的環(huán)路面積，如圖1所示。

圖1 繼電器動作時形成的電流環(huán)路Fig. 1 The current loop of relay switching

2.2 DC/DC變換模塊電磁兼容性設(shè)計(jì)

2.2.1 電磁干擾分析

DC/DC變換模塊由多個DC/DC變換器組成。鑒于DC/DC變換器中半導(dǎo)體器件周期性通斷的開關(guān)工作方式，DC/DC變換器屬于重要的電磁干擾源。同時，配電單元中有多個DC/DC變換器的并聯(lián)工作，存在發(fā)射干擾疊加的機(jī)理。

DC/DC變換器的電磁干擾主要是由功率半導(dǎo)體器件開關(guān)動作導(dǎo)致的電壓和電流變化率（dV/dt和dI/dt）所產(chǎn)生[3]。圖2為DC/DC變換器的高頻等效模型。由圖 2可以看出，MOSFET開關(guān)管、整流二極管以及變壓器存在寄生電容和電感。正是這些非理想的寄生效應(yīng)，為傳導(dǎo)干擾提供了路徑。DC/DC變換器中傳導(dǎo)干擾主要有2類：一是功率半導(dǎo)體開關(guān)器件動作的開關(guān)諧波分量，其頻譜如圖3所示；二是寄生效應(yīng)產(chǎn)生的高頻振蕩導(dǎo)致高頻干擾。高頻振蕩產(chǎn)生的干擾電流如圖2中虛線箭頭所示。干擾電流按其傳導(dǎo)路徑的不同，可分為差模電流和共模電流2種。線間的干擾電流為差模干擾電流，線地之間的干擾電流為共模干擾電流，可分別采用差模濾波和共模濾波措施進(jìn)行抑制。

圖2 DC/DC變換器的高頻等效模型Fig. 2 High-frequency equivalent model of DC/DC converter

圖3 開關(guān)頻率頻譜圖Fig. 3 Switching frequency spectrum

2.2.2 吸收電路設(shè)計(jì)

吸收電路能夠降低電路中開關(guān)管和整流器件的電壓或電流變化率，以抑制干擾源的電磁干擾強(qiáng)度，其基本原理就是開關(guān)管關(guān)斷時為其提供旁路，吸收積蓄在寄生分布參數(shù)中的能量，從而抑制干擾的強(qiáng)度[4]。

DC/DC變換器中吸收電路由電容和電阻串聯(lián)構(gòu)成，再與整流二極管并聯(lián)。電容作為二極管關(guān)斷時存儲在二極管結(jié)電容中電荷的放電電路，平滑二極管電流和電壓波形，進(jìn)而減少高頻分量。另外，盡量縮短吸收電路中的器件引線，并使吸收電路盡量靠近整流二極管，可有效減小整流二極管和吸收電路形成的環(huán)路面積，以降低輻射發(fā)射。

2.2.3 濾波設(shè)計(jì)

DC/DC變換器同時存在差模干擾電流和共模干擾電流。差模干擾取決于DC/DC變換器的固有工作模式，主要存在于1 MHz以下頻段；共模干擾主要存在于1 MHz以上頻段。功率開關(guān)管和整流二極管相對于機(jī)殼的寄生電容（圖2中Cde和Cp）與其兩端電壓快速變化（即大的 dV/dt）的共同作用，會產(chǎn)生通過機(jī)殼以開關(guān)頻率為基頻的共模噪聲電流。

DC/DC變換器濾波設(shè)計(jì)是抑制電磁傳導(dǎo)發(fā)射干擾的重要方法。DC/DC變換器濾波電路由差模濾波電路和共模濾波電路組成，分別對差模干擾電流和共模干擾電流進(jìn)行抑制。濾波措施不僅能夠減小DC/DC變換器的電源線傳導(dǎo)發(fā)射（CE102），同時還會改善其傳導(dǎo)敏感度（CS101）、輻射發(fā)射（RE102）、電纜束注入傳導(dǎo)敏感度和靜電放電等電磁兼容性能[5]。

由于配電單元中DC/DC變換器的電壓較高、功率較大，共設(shè)計(jì)了兩級共模濾波和一級差模濾波電路，如圖4所示。L1和L2為共模濾波電感，C1～C4為共模濾波電容；L3為差模濾波電感，C5為差模濾波電容。在確定了DC/DC變換器的相關(guān)性能指標(biāo)、開關(guān)頻率和占空比等參數(shù)后，通過計(jì)算和仿真，可確定濾波電感和電容的具體數(shù)值。

圖4 DC/DC變換器濾波電路Fig. 4 Filter circuit of DC/DC converter

2.3 數(shù)據(jù)采集與通信模塊電磁兼容性設(shè)計(jì)

數(shù)據(jù)采集與通信模塊主要為數(shù)字電路。對于數(shù)字器件的脈沖波形，上升時間決定了其高頻分量的多少，上升時間越短，高頻分量頻帶越寬[6]。這些高頻諧波分量會通過印刷電路板（PCB）上印制線條的天線效應(yīng)向外輻射噪聲。同時，電壓波形固有的電壓變化率通過寄生電容的共同作用，產(chǎn)生共模傳導(dǎo)發(fā)射干擾。相對于DC/DC變換模塊，數(shù)據(jù)采集與通信模塊的干擾要小很多。

2.3.1 元器件合理選用

在滿足功能要求的前提下，數(shù)據(jù)采集與通信模塊盡量選用上升時間長的器件，其中關(guān)鍵元器件為數(shù)字電路集成芯片。表2列出了各類數(shù)字電路器件的上升時間和電壓變化率等性能參數(shù)。

表2 不同數(shù)字器件的上升時間和電壓變化率Table 2 Rising time and voltage regulation of differentdigital devices

由表2可以看出，CMOS 5 V邏輯器件的上升時間最長、電壓變化率最小。數(shù)據(jù)采集與通信模塊的最高工作頻率不超過1 MHz，信號周期大于1 μs，而CMOS 5 V邏輯器件的上升時間為100 ns，既能滿足電路性能要求，又能最大限度地限制高頻諧波分量，因此大部分邏輯器件選用CMOS 5 V系列。

2.3.2 PCB設(shè)計(jì)

通過采取以下措施進(jìn)行 PCB設(shè)計(jì)[7]，可以改善配電單元各模塊以及整機(jī)的電磁兼容性。

1）分隔低電平模擬電路和數(shù)字電路，最大限度降低數(shù)字部分與模擬部分之間的相互干擾。

2）模擬電路與數(shù)字電路分區(qū)布設(shè)。模擬電路部分主要包括 A/D轉(zhuǎn)換器、模擬開關(guān)、運(yùn)算放大器和基準(zhǔn)電壓源等；數(shù)字電路部分主要包括單片機(jī)及其外圍電路、存儲器和看門狗電路等。

3）將高速組件布設(shè)在距離接插件最近的區(qū)域，低速組件布設(shè)在遠(yuǎn)離接插件的區(qū)域，以減小線路阻抗和高速信號的環(huán)路面積。

4）按照走線長度最短且使環(huán)路面積最小的原則進(jìn)行PCB布局，以將輻射發(fā)射和輻射敏感程度降至最低。縮短線路長度還能降低天線效應(yīng)，抑制PCB對外發(fā)射或接收電磁干擾。

5）在靠近芯片的電源管腳處使用去耦電容消除瞬態(tài)過程對電路的影響。

6）分別布設(shè)專用回線或分配多個回線，減小回線阻抗和電流，以降低各回線感應(yīng)的干擾電壓。

2.4 整機(jī)電磁兼容性設(shè)計(jì)

在完成配電單元 3個功能模塊的電磁兼容性設(shè)計(jì)后，進(jìn)一步進(jìn)行整機(jī)的電磁兼容優(yōu)化。主要包括2個方面：一是3個功能模塊在整機(jī)中的合理布局，二是整機(jī)的機(jī)殼屏蔽設(shè)計(jì)。

由于 DC/DC變換模塊是配電單元的主要干擾源，所以將其設(shè)置于配電單元的底座上，并通過蓋板將其封閉在一個獨(dú)立的空間中，以阻斷其對外的干擾途徑，抑制其輻射發(fā)射。配電模塊和數(shù)據(jù)采集與通信模塊分板獨(dú)立設(shè)計(jì)，并盡量加大兩者之間的間隔，可降低配電模塊對數(shù)據(jù)采集與通信模塊的干擾。

屏蔽設(shè)計(jì)重點(diǎn)是考慮對輻射干擾的屏蔽，即確保結(jié)合面的搭接效果和減小縫隙。整機(jī)結(jié)構(gòu)電磁兼容性設(shè)計(jì)的主要目標(biāo)是改善其對外輻射發(fā)射（RE102）電磁兼容性能[8]。配電單元采取了下述措施來保證其良好的屏蔽效能：

1）箱體外表面無開孔和縫隙；

2）箱體各板搭接面和對外插座安裝面未進(jìn)行黑色陽極氧化處理，以確保搭接面之間的搭接效果；

3）機(jī)箱各連接面采取凹凸槽結(jié)構(gòu)阻斷電磁輻射通道。

3 配電單元測試分析及改進(jìn)措施

載人航天器電子產(chǎn)品發(fā)射類 CE102測試頻段為10 kHz～10 MHz，RE102測試頻段為10 kHz～1 GHz。圖5和圖6分別為配電單元的CE102和RE102（10 kHz～200 MHz）測試圖。從測試結(jié)果可知，配電單元的這2項(xiàng)測試出現(xiàn)局部超標(biāo)現(xiàn)象。分析其原因，發(fā)現(xiàn)配電單元的CE102和RE102測試結(jié)果與DC/DC變換器的CE102和RE102測試結(jié)果趨勢相同，配電單元幅值較高點(diǎn)或超標(biāo)點(diǎn)均為DC/DC變換器開關(guān)頻率（200 kHz）的倍頻點(diǎn)。這表明雖然單個DC/DC變換器能夠滿足電磁兼容性要求，但配電單元內(nèi)部多臺不同功率等級、不同輸出電壓的DC/DC變換器并聯(lián)工作時，不同開關(guān)頻率及其諧波存在干擾疊加效果，導(dǎo)致配電單元的電磁兼容性指標(biāo)出現(xiàn)局部超標(biāo)現(xiàn)象。

為了改善配電單元的電磁兼容性能，在多臺DC/DC變換器并聯(lián)輸入的最前端加入一個共模電感（因超標(biāo)點(diǎn)頻率較高，故為共模干擾）。經(jīng)測試，該共模電感在7 MHz和60 MHz處分別具有54.12 dB和46.25 dB的衰減量，滿足設(shè)計(jì)需求。經(jīng)過優(yōu)化改進(jìn)后的配電單元的CE102和RE102測試結(jié)果分別見圖7和圖8，整個頻段均未超過限值并具有較大裕度。

圖5 CE102測試圖Fig. 5 CE102 test pattern

圖6 RE102測試圖Fig. 6 RE102 test pattern

圖7 改進(jìn)后CE102測試圖Fig. 7 Improved CE102 test pattern

圖8 改進(jìn)后RE102測試圖Fig. 8 Improved RE102 test pattern

4 結(jié)束語

航天器智能配電單元的電磁兼容性設(shè)計(jì)涉及高壓大功率電路拓?fù)?、低壓模擬和數(shù)字電路、磁性器件以及結(jié)構(gòu)等相關(guān)專業(yè)知識，并且寄生效應(yīng)及其參數(shù)對電磁兼容性影響較大。通過采取分層設(shè)計(jì)方法，并經(jīng)過初步設(shè)計(jì)、測試、分析、設(shè)計(jì)優(yōu)化、再測試的循環(huán)迭代過程，有效解決了智能配電單元復(fù)雜的電磁兼容問題，滿足載人航天器的電磁兼容性要求。通過智能配電單元的研制，還積累了寶貴的電磁兼容性設(shè)計(jì)工程經(jīng)驗(yàn)，為后續(xù)航天器電子產(chǎn)品的電磁兼容性設(shè)計(jì)打下了堅(jiān)實(shí)基礎(chǔ)。

（

）

[1]陳淑風(fēng). 航天器電磁兼容技術(shù)[M]. 北京: 中國科學(xué)技術(shù)出版社, 2007: 27-28

[2]侯智燁. 繼電器電磁干擾的分析及抑制[J]. 廣播電視信息, 2009(8): 79-81

Hou Zhiye . Analysis and inhibition of relay electromagnetic interference[J]. Radio & Television Inforcation, 2009(8):79-81

[3]Caponet M C, Profumo F, Jacobs J, et al. Solutions to minimize conducted EMI in power electronic circuits[C]//Sixteenth Annual IEEE, 2001, 1(4-8): 220-224

[4]王雪華, 張偉, 杜青, 等. 燃料電池車用大功率DC/DC變換器電磁兼容性研究[J]. 電子機(jī)械工程, 2002, 18(1):22-29

Wang Xuehua, Zhang Wei, Du Qing, et al. Research on EMC of high power DC/DC converter for fuel cell electric vehicles[J]. Electro-Mechanical Engineering,2002, 18(1): 22-29

[5]王少寧, 張俊峰. 航天器DC-DC模塊電源電磁兼容設(shè)計(jì)[J]. 安全與電磁兼容, 2007(4): 62-64

Wang Shaoning, Zhang Junfeng. Design of EMC for spacecraft DC-DC module supply[J]. Safety & EMC,2007(4): 62-64

[6]Clayton R P. Introduction to electromagnetic compatibility[M].John Wiley & Sons, 2006: 117-118

[7]潘宇倩, 白東煒. 電磁干擾的產(chǎn)生及PCB設(shè)計(jì)中的抑制方案[J]. 航天器環(huán)境工程, 2007, 16(3): 125-129

Pan Yuqian, Bai Dongwei. Cause of EMI and restraining scheme in PCB design[J]. Spacecraft Environment Engineering, 2007, 16(3): 125-129

[8]曾斌. 關(guān)于航天電子設(shè)備結(jié)構(gòu)的EMC設(shè)計(jì)[J]. 電子機(jī)械工程 , 2002, 18(1): 56-58

Zeng Bin. On EMC design of spaceflight electronic equipment structure[J]. Electro-Mechanical Engineering,2002, 18(1): 56-58