劉 魁 顏學(xué)龍 楊龍平 高希光 趙志強

(桂林電子科技大學(xué)電子工程學(xué)院1，廣西 桂林 541004;桂林長海發(fā)展有限公司技術(shù)中心2，廣西 桂林 541001)

0 引言

艦載雷達主要面臨海雜波、云雨等氣象雜波以及港口、錨地、船只等強反射體的復(fù)雜環(huán)境。此環(huán)境嚴重干擾雷達的正常工作，使得雷達在作戰(zhàn)中長期受到制約［1］。對寬動態(tài)范圍非高斯分布的海雜波和海上氣象雜波進行對消處理后會出現(xiàn)剩余雜波，從而降低了動目標顯示(moving target indication，MTI)等處理的性能［2］。因此，為降低虛警率，減少對自動檢測的影響，在系統(tǒng)設(shè)計時，必須設(shè)法提高海環(huán)境下目標的信噪比、降低海環(huán)境下檢測的虛警率。

恒虛警處理(constant false alarm rate，CFAR)是一種用來保持恒定虛警概率的數(shù)字信號處理算法，它可以避免噪聲背景雜波和干擾變化帶來的影響。因此，從實際工程需求出發(fā)，對非高斯雜波背景下CFAR檢測方法進行了研究，給出了該方法研究的分析過程，同時對研究的結(jié)果進行了仿真與工程驗證。

1 CFAR算法模型

由于同一個單元的干擾功率電平是變化的，因此，為設(shè)定檢測單元所需的門限電平，必須通過鄰近單元的數(shù)據(jù)估計來得到待檢單元的干擾雜波統(tǒng)計特性。此方法基于均勻干擾或僅存在干擾噪聲的假設(shè)條件，可以利用周圍鄰近單元的數(shù)據(jù)值，對待檢單元平均干擾功率進行估算，從而實現(xiàn)CFAR處理。

CFAR檢測閾值主要由以下四部分組成［3－4］:①固定閾值、②外部干擾的平均幅度、③干擾統(tǒng)計分布部分先驗信息形成閾值、④無干擾統(tǒng)計分布部分(先驗信息統(tǒng)計假設(shè)下檢測形成閾值)。其中:①為固定閾值檢測，②和③為自適應(yīng)閾值的CFAR檢測，④為非參量CFAR檢測。

屬于自動檢測范疇的CFAR檢測的雜波背景可歸納為均勻雜波背景、雜波邊緣和多目標背景三種典型情況。瑞利分布(Rayleigh distribution)適用于一般雜波的描述，利用均值類CFAR檢測技術(shù)可以較好地實現(xiàn)虛警率的恒定。均值類CFAR適用于在空間上統(tǒng)計平穩(wěn)的背景，它在檢測單元前后沿各有一個覆蓋若干距離單元的滑動窗，利用滑動窗中參考采樣的均值，形成前后沿局部估計，再對局部估計進行平均、選大、選小或加權(quán)平均，即可確定檢測單元的背景雜波平均功率估計［5－6］。

鑒于信號可能會跨越到前后鄰近單元中，檢測單元及其鄰近前后距離單元一般不包括在平均窗內(nèi)，若檢測單元中信號幅度大于距離單元滑動窗內(nèi)均值的K倍，則認為檢測到的是目標信號。CFAR算法模型如圖1所示。

圖1 CFAR算法模型Fig.1 Algorithm model for CFAR

回波序列送入傳輸延時線，延時線中央單元D為當前檢測單元，其相鄰兩側(cè)各有一個保護單元(黑實線)，左邊X1，…，Xn個單元組成后窗，右邊 Y1，…，Yn個單元組成前窗。前后窗分別求和后送往檢測邏輯，若檢測邏輯輸出μ為前后窗和的平均值，則為均值恒虛警(CA-CFAR);若μ為前后窗和的選小值，則為平均選小恒虛警(SO-CFAR);若μ為前后窗和的選大值，則為平均選大恒虛警(greatest-of constant false alarm rate，GO-CFAR)。

當一種檢測器在干擾環(huán)境下的檢測性能獲得改善時，它在邊緣雜波環(huán)境下的虛警控制能力往往會變差，這是由CFAR檢測方式本身的特點所決定的。CACFAR檢測器在雜波邊緣會導(dǎo)致虛警率的上升，而在多目標環(huán)境中將導(dǎo)致檢測性能下降。在干擾目標位于前沿或后沿滑窗之一的多目標情況下，SO-CFAR方法能分辨出主目標，它緩解了由于多個空間鄰近干擾目標引起的CA-CFAR檢測器檢測性能下降的問題，其取兩個局部估計的較小者作為總的雜波功率水平估計。為了對抗雜波邊緣，GO-CFAR取兩個局部估計的較大者為總的雜波功率水平估計。GO-CFAR在雜波邊緣環(huán)境中能保持較好的控制虛警性能。

對于不大可能出現(xiàn)緊臨目標且雜波嚴重不均勻的場合，通常更關(guān)注雜波邊緣的虛警［7－8］?？紤]到單元平均選大(GO-CFAR)可以在雜波邊緣成功避免虛警，易于硬件實現(xiàn)。因此，該設(shè)計采用 GO-CFAR方法實現(xiàn)。

2 FPGA設(shè)計難點

由于在艦載雷達工作環(huán)境中，云、雨、氣旋、湍流、海雜波等都會導(dǎo)致雷達接收回波呈現(xiàn)非高斯特性，為了克服CFAR設(shè)計方法在這些非均勻的雜波環(huán)境中出現(xiàn)明顯弱化的問題，工程實現(xiàn)中應(yīng)用普遍的是單元平均選大恒虛警率處理方法。FPGA實現(xiàn)恒虛警處理功能框圖如圖2所示。

圖2 FPGA實現(xiàn)恒虛警處理功能框圖Fig.2 Block diagram of FPGA implementing CFAR

在算法控制結(jié)構(gòu)、尋址方式和通信性能方面，通用DSP具有明顯優(yōu)點。但傳統(tǒng)DSP芯片結(jié)構(gòu)本質(zhì)上是串行的，它在大數(shù)據(jù)量、高速、運算結(jié)構(gòu)相對簡單的底層信號處理算法方面較FPGA硬件差。

在單元平均選大恒虛警率(GO-CFAR)設(shè)計過程中，當值較大時排序的計算量很大。為便于DSP的串行處理，需要大量空間存儲數(shù)據(jù)和足夠的比較時間;而采用基于FPGA的流水FIFO處理，不僅節(jié)省存儲量而且提高了實時性。

設(shè)計實現(xiàn)時需要對平均選大模塊(GO-CFAR)的輸出μ乘以比例因子K(K取3～5)。通過分析圖2中前后窗各單元的情況可知，通過一個三輸入比較器即可完成兩次比較功能。當輸出的檢測單元為最大值時，即確認有目標，從而完成對比較器的改進。該改進方法大大減少了資源的使用，避免了門級延時與線延時。圖2中虛線框代表的潛伏單元可通過多位D觸發(fā)器的級聯(lián)來實現(xiàn)，但當潛伏單元較多時，這種方法顯得極為不便，而采用Xilinx提供的IP Core:RAM 2 based Shift Register，只需改變輸出地址即可實現(xiàn)不同周期的潛伏。

在CFAR的工程實現(xiàn)中，由于主脈沖周期和量化段的長度是變化的。因此，不可能在一個主脈沖周期內(nèi)總是存在完整的量化段組。為防止對未處理完的量化段組丟失數(shù)據(jù)而造成過大的誤差損失，使得在遠程部分的處理不能很好地抑制噪聲與雜波，需要在主脈沖來臨后，在下一個主脈沖時間內(nèi)處理新數(shù)據(jù)的同時，接著處理好原來未完成的處理部分。

具體解決措施是在主脈沖到來時，保持原來的處理狀態(tài)不變，同時保存所有下一步所需要的數(shù)據(jù)，但計數(shù)器與累加器內(nèi)部所有數(shù)據(jù)清零。對于剛好中斷到累加器減計數(shù)部分時，則重新加載原來的求和部分數(shù)據(jù)，并接著上一步的處理進行。處理過程中的所有狀態(tài)均未改變，而是接著原來的部分進行處理，所有的控制時序都是動態(tài)的。

由以上分析可知，如果對N個數(shù)據(jù)進行排序，則需要(N－1)×(N/2)個比較器和N2個寄存器。從排序延遲角度分析，N個數(shù)據(jù)排序需要N級流水操作。當系統(tǒng)采用平均選大恒虛警后，數(shù)據(jù)傳輸延遲小、實時性較高。

3 實現(xiàn)與分析

利用Matlab軟件產(chǎn)生瑞利分布雜波與熱噪聲相疊加的目標回波如圖3所示。

圖3 疊加回波Fig.3 Lapped echoes

將產(chǎn)生的雷達回波數(shù)據(jù)寫入文件，然后通過C語言將浮點數(shù)轉(zhuǎn)換成適用于硬件處理的整數(shù)。在對硬件進行仿真時，將所產(chǎn)生的數(shù)據(jù)作為輸入信號進行處理，從而得到快門限恒虛警仿真波形如圖4所示。

圖4 仿真波形Fig.4 Simulation curves

由Matlab軟件產(chǎn)生的目標回波驗證可以看出，整個回波只有一個目標存在;而通過FPGA仿真全圖也可以得出相同的結(jié)論。當整個仿真過程只出現(xiàn)高電平時，即表明系統(tǒng)只檢測出一個目標，這正好與上面軟件產(chǎn)生的驗證一致;數(shù)據(jù)測試可以正確地檢測出目標，而且在目標周圍存在雜波干擾時，也沒有出現(xiàn)虛警目標的情況。因此，該設(shè)計基本上達到了檢測目的。

假設(shè)數(shù)據(jù)位寬為32位，保護單元為1，參考單元為16，F(xiàn)PGA芯片為 Xilinx Virtex 5 SX50T，使用Synplify Pro9.6.2，實現(xiàn)軟件為 ISE12.2，則實現(xiàn) GOCFAR的資源耗費情況如表1所示。該GO-CFAR設(shè)計資源利用率報告的最高時鐘頻率為160 MHz。

表1 資源耗費情況Tab.1 Consumptions of resources

衡量FPGA設(shè)計的兩個重要指標是資源和速度，對具有16個參考單元的GO-CFAR，其最高工作頻率為160 MHz，可滿足實時性要求，使用量遠小于所選芯片容量。

4 結(jié)束語

在各種噪聲和雜波的雷達回波中提取有用信號是CFAR處理設(shè)計的根本目的，在艦載雷達綜合抗雜波處理中對CFAR進行處理是一項重要措施，其設(shè)計的好壞直接關(guān)系到后端數(shù)據(jù)處理的壓力，同時也會附帶處理損失。

本文針對實際使用環(huán)境，選擇抗多目標干擾能力優(yōu)良的GO-CFAR處理方式，通過數(shù)據(jù)分析、采樣流水處理排序、數(shù)據(jù)流調(diào)節(jié)等措施，節(jié)省了存儲量，提高了實時性，減少了運算量;而利用VHDL語言，采用自頂向下的設(shè)計方法實現(xiàn)GO-CFAR處理，縮短了開發(fā)周期，提高了系統(tǒng)的處理速度，且在后端處理和處理損失之間取得了有效折衷。

［1］杜鵬飛，王永良.海雜波背景中的一種恒虛警率檢測方法［J］.國防科技大學(xué)學(xué)報:自然科學(xué)版，2005，27(3):54－57.

［2］鄭琦，陳棟，王其沖.艦載雷達復(fù)雜環(huán)境下的CFAR選擇［J］.現(xiàn)代雷達，2009，31(4):15 －18.

［3］何友，關(guān)鍵，彭應(yīng)寧，等.雷達自動檢測與恒虛警處理［M］.北京:清華大學(xué)出版社，1999.

［4］Rohling H.Radar CFAR thresholding in clutter and multiple target situations［J］.IEEE Transaction on Aerospace and Electronic System，1983，19(4):608 －621.

［5］高亞軍，張冠杰，陳矛.基于FPGA的CFAR設(shè)計與實現(xiàn)［J］.火控雷達技術(shù)，2006，35(9):64 －68.

［6］羅成全.幾種恒虛警檢測器的應(yīng)用研究［D］.南京:東南大學(xué)，2007.

［7］楊大磊，陳璽，趙潤山，等.基于FPGA的自適應(yīng)恒虛警檢測器研究［J］.艦船電子工程，2008，170(8):95 －97.

［8］Zaimbashi A，Taban M R.Weighted order statistic and fuzzy rules CFAR detect or for weibull clutter［J］.Signal Processing，2008，88(3):558－570.