王 鑫， 李力軍

（北京自動測試技術研究所，100088）

0 引言

隨著電路設計的不斷發(fā)展，集成電路測試對保證電路可靠性的作用日益增加。集成電路測試不僅對確保電路的可靠性有重要作用，而且可以降低電路與系統(tǒng)的制造成本。這就對集成電路測試系統(tǒng)的功能和技術指標提出了更高的要求。

在以往的測試中，一般只關心器件的直流參數(shù)，對于交流參數(shù)不進行測試。但隨著電路集成度的提高，運行速度的加快，系統(tǒng)整機對于芯片在動態(tài)條件下的運行也提出了更高的要求。這就要求芯片在生產時對于交流參數(shù)進行測試。

近些年來，基于DDS技術的信號發(fā)生器在正弦信號中的應用變得日益廣泛。與以往的射頻信號源、鎖相信號源和模擬頻率合成信號源相比較，它頻率分辨率高，范圍寬。并且其體積小、功耗低、而且易于程序控制。目前在工程應用領域采用DDS技術的信號源大多集中在高頻，低壓小信號方面。所以將DDS技術應用于自動測試設備(Automatic Test Equipment，ATE)領域具有較大的理論意義和工程價值。

1 信號源的設計與實現(xiàn)

本文研究內容主要是為了對自主研發(fā)的國產模擬集成電路測試系統(tǒng)進行完善。信號源將按照IC芯片手冊中各種交流參數(shù)的測試條件對芯片施加激勵信號，模擬芯片在實際使用中的環(huán)境，對芯片進行測試，從而保證芯片的品質達到規(guī)定要求，保證整機設備運行的穩(wěn)定與安全，并為維修提供依據(jù)，信號源的功能要求與技術指標如下：

（1）輸出波形：正弦波、方波

（2）交流源精度：±0.1% (FS)

（3）輸出頻率：0.1KHz～20MHz

（4）偏置電壓范圍：±10V，DAC分辨率為12位

圖1 信號源硬件設計框圖

（5）最大峰峰值：±10V

（6）輸出濾波器：LPF（低通濾波）(20KHz)或LPF(100KHz)

信號源的硬件設計：

信號源在硬件上主要有以下幾個部分組成：FPGA控制模塊、DDS信號發(fā)生模塊、幅度調節(jié)模塊、濾波模塊以及驅動模塊組成，具體硬件設計框圖如圖1所示。

系統(tǒng)采用電腦上位機控制結構，通過計算機的PCI插槽，由專用的PCI接口芯片向系統(tǒng)接口板發(fā)送命令，接口板接到命令后再經由系統(tǒng)總線協(xié)議把上位機命令轉換成系統(tǒng)總線中的控制命令，并向信號源功能板發(fā)送命令，功能板的可編程邏輯控制器（FPGA），在接到總線發(fā)來的控制命令后，將相關控制字寫入DDS芯片對應的寄存器端口，DDS信號發(fā)生模塊是系統(tǒng)的核心部分，產生的信號通過幅度調節(jié)、功率放大后就得到了所需激勵信號。

1.1 DDS信號發(fā)生模塊設計

DDS模塊是整個信號源系統(tǒng)的核心部分。硬件結構主要由接口電路、譯碼控制電路、以及隔直放大電路組成。

本信號發(fā)生模塊是圍繞AD9850為核心設計的，AD9850是AD公司生產的最高時鐘為125MHz、采用先進的CMOS技術的直接頻率合成器，主要由可編程DDS系統(tǒng)、高性能模數(shù)變換器（DAC）和高速比較器三部分構成，能實現(xiàn)全數(shù)字編程控制的頻率合成。

AD9850內含可編程DDS 系統(tǒng)和高速比較器，可實現(xiàn)全數(shù)字編程控制的頻率合成?？删幊藾DS系統(tǒng)的核心是相位累加器，由一個加法器和一個N位相位寄存器組成，N一般為24～32。每來一個外部參考時鐘，相位寄存器便以步長M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應正弦波中0°～360°范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅動DAC 輸出模擬量。相位寄存器每過2N/ M個外部參考時鐘后返回到初始狀態(tài)一次，相應地正弦查詢表每經過一個循環(huán)也回到初始位置，從而使整個DDS系統(tǒng)輸出一個正弦波。輸出的正弦波頻率fout=M*fc/ 2的N次方，fc為外部參考時鐘頻率。

AD9850采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表，查詢表的輸出再被截斷成10位后輸入到DAC，DAC再輸出兩個互補的電流。DAC滿量程輸出電流通過一個外接電阻RSET調節(jié)，典型值3.9千歐。將DAC的輸出經低通濾波后接到AD9850 內部的高速比較器上即可直接輸出方波。在125MHz的時鐘下,32位頻率控制字可使AD9850輸出頻率分辨率達0.0291Hz 。

為減少軟件開銷，提高系統(tǒng)可靠性應用，采用FPGA來完成各芯片的地址譯碼和控制信號的編譯，增加電路的可靠性，減小整個系統(tǒng)的體積。DDS信號發(fā)生模塊的硬件框圖如圖2所示。

圖2 DDS信號發(fā)生模塊的硬件框圖

1.2 幅度調節(jié)模塊

幅度調節(jié)模塊由高精度、高速乘法器AD734為核心設計的，AD734與同類產品相比，具有直接除法模式，可以利用外部輸入電壓直接控制除法模式中的分母電壓，使用起來相當靈活方便。AD734是一個高精度、高速四象限模擬乘法器/觸發(fā)器，其傳遞函數(shù)為W=XY/U+Z。具有以下特點：（1）高精度：0.1%的典型誤差。（2）高速：10MHz滿功率帶寬，450V/us的回轉率。（3）低失真：任意輸入信號的失真均為-80dB。（4）低噪聲：10Hz～20KHz，信噪比為94dB；10Hz～10MHz時，信噪比為70dB。（5）直接除法模式。（6）增益為100時，帶寬為2MHz。傳遞函數(shù)中Y和Z的電壓由數(shù)模轉換器AD5724提供，AD5724是四通道、12位、串行輸入、電壓型輸出數(shù)模轉換器。采用+4.5V至+16.5V雙電源供電。標稱滿量度輸出范圍可通過FPGA控制模塊向相應的寄存器寫入控制字來選擇，選項有+5V、+10 V、+10.8 V、±5 V、±10 V和±10.8 V。同時還內置輸出放大器、基準電壓緩沖器以及專有上電/省電控制電路。這些器件可保證單調性，最大積分非線性(INL)誤差為±16 LSB，噪聲很低，最大建立時間為10 us。AD5724采用串行接口，能夠以最高30 MHz的時鐘速率工作，并且與DSP和FPGA接口標準兼容。

在模塊中，AD5724由FPGA控制模塊發(fā)出的串行數(shù)據(jù)控制，輸出相應的電壓值，滿量程范圍±10 V，與DDS信號發(fā)生模塊輸出的原始信號一起通過AD734比較后得到了幅值可調、頻率相位可調的正弦信號。再通過程控低通濾波器，就得到了低噪聲、低失真的激勵信號。但此時的信號沒有驅動能力，想要作為真正的測試信號，還要通過驅動模塊，進行功率放大。幅度調節(jié)模塊硬件設計如圖3所示。

圖3 幅度調節(jié)模塊硬件設計框圖

1.3 驅動模塊的設計

功率放大電路主要將前面模塊提供的初級信號再進行功率放大，最后隔離輸出所需的測試信號。本驅動模塊的核心是BUF634，它是一款高速、不放大（增益為一）、開環(huán)緩沖器，在高速、高帶寬應用中被廣泛推薦使用。BUF634具有以下特點：(1)高輸出電流：最高250mA，（2）高壓擺率：2000V/uS。(3)帶寬達到180MHz。（4）內部過流保護。

2 信號源的校準與測試數(shù)據(jù)

本信號源的軟件是整個模擬集成電路測試系統(tǒng)的系統(tǒng)軟件中的一部分，主要是由信號源的校準和用戶測試程序兩部分組成。系統(tǒng)所有的信號源和測量單元都要通過標準的數(shù)字電壓表來校準，以達到系統(tǒng)設計要求的精度指標，還要有專門的檢測機構進行計量。

本系統(tǒng)的校準是通過一塊外接的高精度數(shù)字電壓表KEITHLEY2000（六位半）來完成的，系統(tǒng)可以通過接口板模擬GPIB協(xié)議來控制電壓表的測量與回讀，操作人員只要裝上系統(tǒng)的自檢板，把電壓表表筆固定在相應位置，接上GPIB連接排線，就可以在上位機的校準界面中點擊“校準”按鍵來自動完成校準過程。信號源的校準原理是通過系統(tǒng)的自檢板，把交流信號施加在精度為千分之一的電阻上，再由KEITHLEY2000數(shù)字電壓表（六位半）回讀，就得到實際施加出的電壓值，再與理論值進行比較，得到差值，再通過系統(tǒng)中的一套線性補償算法，把差值補到原始的DA設置值中，這樣校準后的信號就能達到設計的精度要求。表1中是校準后的數(shù)據(jù)。

表1 信號源校準數(shù)據(jù)

以上就完成了信號源的全部設計，圖4分別顯示了峰峰值為1V、5V和10V頻率在1KHz的實驗波形，從圖4可以看出，信號源具有工作穩(wěn)定、頻率精確度高、幅值調節(jié)方便等優(yōu)點，并成功應用于實際的測試工作中。

圖4 實驗波形

3 信號源在實際測試中的應用

本課題中研發(fā)的信號源最重要的是在實際中得到驗證，也就是提供給用戶用來測試IC器件，用戶可以調用用戶層的函數(shù)，設置信號源的頻率、幅值、輸出模式，以達到IC芯片交流參數(shù)對于測試條件的要求。表2和表3分別是AD711和LM7805的測試數(shù)據(jù)，數(shù)據(jù)中的增益帶寬積(GBWP)、壓擺率（SR）和紋波抑制比（RR）參數(shù)就是在本信號源作為激勵源的條件下進行測試得到的結果。表中的數(shù)據(jù)是同一個芯片分別測試三遍，從數(shù)據(jù)中可以看出，測試重復性很好，完全達到測試要求的精度。

表2 AD711測試數(shù)據(jù)

表3 LM7805測試數(shù)據(jù)

4 結束語

在實際應用中，基于DDS技術的數(shù)字合成信號源與傳統(tǒng)測試模擬頻率合成信號源相比，具有明顯的優(yōu)勢。除了頻率分辨率高之外，還能在全數(shù)字模式控制，能夠對輸出頻率和相位進行調整，更有利于實現(xiàn)信號的同步。目前，本文所設計的信號源已順利通過相關部門的計量。該信號源在實際的使用中，體現(xiàn)了良好的實用性與穩(wěn)定性，完全可以滿足各種測試環(huán)境的要求。同時，它使整個模擬集成測試系統(tǒng)具備了交流參數(shù)測試能力，使系統(tǒng)的全參數(shù)測試功能得到了完善。隨著數(shù)字技術的進一步發(fā)展，DDS技術的不斷發(fā)展，基于DDS技術的模塊在實際應用中也將日益受到重視。

[1]牛軍浩，李智.基于VXI總線的任意波形發(fā)生器模塊設計［J].計算機測量與控制，2007，15（01）：103－105.

[2]楊其華，張珂，等.基于DDS的多通道高頻大功率電源設計［J].儀器儀表學報，2006，27（5）：473－476.

[3]陳硯圃，杜貴等.基于DDS技術的精密電力儀表校準源設計與實現(xiàn)［J].電測與儀表，2007，44（2）：33－36.

[4]王永濤，韓建牟.基于單片機與AD9852的信號源實際［J].電測與儀表，2006，（2）

[5]于勁松，李行善.下一代自動測試系統(tǒng)體系結構與關鍵技術［J].計算機測量與控制，2005，11（1）：1－3.

[6]張毅剛.自動測試系統(tǒng)［M].哈爾濱：哈爾濱工業(yè)大學出版社，2001.

[7]時萬春.現(xiàn)代集成電路測試技術［M].北京：化學工業(yè)出版社，2006.