孫偉成　林育江

摘要：介紹一種基于FPGA和DDS技術(shù)的渦流信號源。利用FPGA芯片、D/A轉(zhuǎn)換器、濾波電路、幅度放大電路和功率放大電路，設(shè)計了一個參數(shù)可調(diào)的渦流信號源。該渦流信號源精度高，性能穩(wěn)定，操作方便，能滿足渦流檢測系統(tǒng)需求。

關(guān)鍵詞：現(xiàn)場可編程門陣列（FPGA）；直接數(shù)字頻率合成 （DDS）；渦流；信號源

中圖分類號：TP346 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2014）09-2115-02

渦流檢測技術(shù)是無損檢測的重要方法之一，渦流信號源做為渦流檢測系統(tǒng)的探頭檢測激勵信號，它的性能直接影響到渦流檢測系統(tǒng)的檢測效果。一些傳統(tǒng)的渦流信號源產(chǎn)生的方法，盡管電路實現(xiàn)比較簡單，但頻率精度和穩(wěn)定度并不是很理想。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，利用FPGA和DDS技術(shù)設(shè)計的渦流信號源以其優(yōu)越性能和靈活性特點，成為現(xiàn)代渦流檢測系統(tǒng)信號源的重要方法。所謂DDS（Direct Digital Frequency Synthesis），即直接數(shù)字頻率合成技術(shù)，它是20世紀(jì)80年代初發(fā)展起來的一種新的數(shù)字式波形產(chǎn)生方法。而現(xiàn)場可編程門陣列（FPGA）以其豐富的邏輯資源和靈活的可編程方式，正好為DDS提供了強大的硬件基礎(chǔ)，讓性能優(yōu)越的渦流信號源得以實現(xiàn)。

1 DDS基本原理與設(shè)計

DDS的基本原理是利用奈奎斯特采樣定理，將周期性正弦波幅值以等量的相位間隔進(jìn)行抽樣，得到對應(yīng)的周期性離散的幅值序列，把該序列存儲在波形寄存器ROM中，通過查表法產(chǎn)生需要的波形。DDS由加法器、相位寄存器、波形存儲ROM、DA轉(zhuǎn)換器和低通濾波器LPF構(gòu)成。DDS的基本的結(jié)構(gòu)如圖2.1。每來一個參考時鐘fC，加法器將頻率控制字K與相位寄存器輸出的累加相位數(shù)據(jù)相加。相位寄存器將在上一個參考時鐘fC所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個參考時鐘繼續(xù)與頻率控制字相加。這樣，加法器在時鐘作用下，不斷對頻率控制字進(jìn)行線性相位累加。相位寄存器輸出的數(shù)據(jù)就是合成信號的相位，相位寄存器的溢出頻率就是DDS輸出的信號頻率。用相位寄存器輸出的數(shù)據(jù)作為波形存儲器ROM的相位取樣地址，這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。通過D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所對應(yīng)頻率的模擬信號。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。其輸出頻率為fo=Kfc/2N。當(dāng)頻率控制字K與參考時鐘fC固定時，輸出頻率僅僅取決于頻率控制字K的值[1]。當(dāng)頻率控制字K=1時，DDS產(chǎn)生的頻率最低，即頻率的分辨率為fl=fc/2N。而DDS所能產(chǎn)生的最高頻率則由奈奎斯特采樣定理決定，即fh=fc/2。但實際中為了盡量保持波形的質(zhì)量并沒取這么高，而是采用提高參考時鐘fC的方法滿足更高頻率。

本設(shè)計中，頻率控制字K、相位寄存器、加法器的位數(shù)取32位。波形存儲器深度取4096，即地址位數(shù)為12位，波形抽樣值為10位。參考時鐘頻率為80MHz。這樣系統(tǒng)產(chǎn)生的最低頻率f l=0.0186Hz，滿足渦流檢測信號源最低頻率50Hz以及分辨率的要求。產(chǎn)生的最高頻率fh=40MHz，同樣能滿足渦流信號源設(shè)計最高頻率為10MHz的要求。

2 FPGA設(shè)計

本設(shè)計FPGA程序采用VHDL語言，使用Quartues進(jìn)行編程，程序設(shè)計包含三個部分：累加器、寄存器和ROM查找表，分別由三個進(jìn)程實現(xiàn)[2]。adder32b進(jìn)程：clk上升沿，將頻率控制字fre_word做相位累加；reg32b進(jìn)程：在clk上升沿，將累加值付給adder32b，并取累加結(jié)果的高12位用于ROM表的地址；romsin進(jìn)程：在clk上升沿，按照adder32b進(jìn)程提供的地址尋址，并將查找的結(jié)果輸出。設(shè)計的RTL圖如圖2。

3 硬件電路原理

FPGA輸出波形數(shù)據(jù)后，必須經(jīng)過DA轉(zhuǎn)換再把信號功率放大才足夠驅(qū)動渦流檢測探頭。如圖4.1所示，主要電路包括D/A轉(zhuǎn)換電路，I/V轉(zhuǎn)換電路，信號放大電路，輸出緩沖功率放大電路。D/A轉(zhuǎn)換電路采用165MSPS的高速DA芯片AD9740對FPGA輸出的波形數(shù)據(jù)進(jìn)行數(shù)字模擬轉(zhuǎn)換，使波形變成模擬信號。由于AD9740輸出為電流型，采用電壓反饋型的高速運算放大器AD8047進(jìn)行電流電壓轉(zhuǎn)換，構(gòu)成的I/V轉(zhuǎn)換電路。為了提高信號的幅度和保證帶寬要求，采用寬帶高速運算放大器AD8021組成電壓放大電路，對AD8047輸出的信號進(jìn)行放大，達(dá)到渦流信號源所需電壓幅度。然而，電壓幅度是達(dá)到了要求，但是輸出功率仍然不夠，這樣就需要再做一級功率放大。這里采用LME49600芯片對實現(xiàn)功率放大電路，LME49600輸出電流為250mA，帶寬為110MHz，能滿足渦流信號源所需的高頻大功率要求。

4 結(jié)束語

介紹了一種基于FPGA和DDS技術(shù)的渦流信號源的設(shè)計和實現(xiàn)方法，并進(jìn)行了設(shè)計原理介紹，軟件設(shè)計思路和設(shè)計結(jié)果介紹，硬件電路設(shè)計分析。設(shè)計電路簡單，輸出信號頻率精度高和性能穩(wěn)定，滿足了現(xiàn)代渦流檢測儀器對渦流信號源的要求。

參考文獻(xiàn)：

[1] 李航，曲永志，雷霆.基于FPGA的渦流檢測正交信號源的設(shè)計方法[J].計算機測量與控制，2008.16（10）.

[2] 劉延飛，郭鎖利，王曉戎，等.基于Altera FPGA/CPLD的電子系統(tǒng)設(shè)計及工程實踐[M].人民郵電出版社，2009.