李建雄，劉 崇，范 超，史偉光，熊海青

（1.天津工業(yè)大學(xué) 電子與信息工程學(xué)院，天津 3003873；2.廈門軟件職業(yè)技術(shù)學(xué)院，福建 廈門 361024）

基于智能天線的UHF RFID接收機(jī)中IQ解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

李建雄1，劉 崇1，范 超1，史偉光1，熊海青2

（1.天津工業(yè)大學(xué) 電子與信息工程學(xué)院，天津 3003873；2.廈門軟件職業(yè)技術(shù)學(xué)院，福建 廈門 361024）

論述了基于智能天線的RFID接收機(jī)中IQ解調(diào)的基本原理和實(shí)現(xiàn)方法.運(yùn)用ADI公司PLL ADF4350輸出本振信號(hào)與固定IF調(diào)制信號(hào)在IQ解調(diào)器ADL5380混頻得到IQ基帶信號(hào)，然后進(jìn)行濾波和調(diào)理，并送入模數(shù)轉(zhuǎn)換器AD7352中進(jìn)行數(shù)字化.經(jīng)測試表明：本設(shè)計(jì)在中心頻率837.5 MHz的10 M帶寬內(nèi)可以很好地實(shí)現(xiàn)RFID接收機(jī)中IQ解調(diào)的功能.

射頻識(shí)別；UHF RFID讀寫器；功率可程控；防碰撞

無線射頻識(shí)別（radiofrequencyidentification，RFID）是一種自動(dòng)識(shí)別技術(shù)，該技術(shù)通過無線射頻方式獲取物體的相關(guān)數(shù)據(jù)，無需與被識(shí)別物品直接接觸即可完成信息的輸入與處理，能實(shí)時(shí)、準(zhǔn)確、快速地采集信息，因此得到了廣泛的應(yīng)用[1].根據(jù)其工作原理，RFID系統(tǒng)可分為電感耦合和電磁反向散射耦合.而UHF RFID是根據(jù)電磁反向散射耦合的原理，運(yùn)用雷達(dá)原理模型，依據(jù)電磁波的空間傳播規(guī)律進(jìn)行通信.但UHF RFID依然存在諸多不足，如閱讀距離近、標(biāo)簽易丟失、天線增益小等缺點(diǎn).智能天線是利用多個(gè)天線陣元組合進(jìn)行信號(hào)收發(fā)的天線，能夠通過每個(gè)天線陣元中調(diào)制信號(hào)的幅度加權(quán)系數(shù)、頻率和相位，來調(diào)整發(fā)射和接收天線的方向圖，以便在不同的信號(hào)環(huán)境中達(dá)到性能最優(yōu)，大大改善其性能[2].本文主要給出了基于智能天線的RFID接收機(jī)中IQ解調(diào)原理與實(shí)現(xiàn)方法，重點(diǎn)設(shè)計(jì)了PLL本振模塊、IQ解調(diào)模塊、ADC模塊以及各模塊之間的接口和濾波電路，并進(jìn)行了各個(gè)模塊的調(diào)試.

1 RFID閱讀器的接收機(jī)的整體設(shè)計(jì)

本接收機(jī)基于18000-6C（EPC Gen2）標(biāo)準(zhǔn)，并且根據(jù)智能天線多波束切換的思想，引入了無源相控陣智能天線.它通過四單元天線陣耦合標(biāo)簽反射回來的電磁波.四路調(diào)制信號(hào)經(jīng)過濾波后分別進(jìn)行低噪聲放大，然后與由DDS產(chǎn)生的頻率、幅度、相位可控的本地信號(hào)進(jìn)行混頻，下變頻至固定的頻率和相位，同時(shí)完成幅度系數(shù)加權(quán).四路IF調(diào)制信號(hào)經(jīng)過功率合成器耦合成一路信號(hào)，并進(jìn)行IQ解調(diào)成基帶信號(hào)，然后通過AD進(jìn)行數(shù)字化后，送入DSP進(jìn)行數(shù)字基帶處理，系統(tǒng)的整體框圖如圖1所示.

圖1 基于智能天線的RFID接收機(jī)的整體框圖Fig.1 Overall block diagram of RFID receiver based on smart antenna

2 IQ解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

RFID系統(tǒng)的讀寫器與電子標(biāo)簽之間的通信采用的調(diào)制方式是ASK，標(biāo)簽反射回來的載波信號(hào)經(jīng)過一定的空間距離傳播后，會(huì)有一定的相位偏移，IQ解調(diào)則可以消除相位偏移造成的信號(hào)誤判，與包絡(luò)檢波相比，可以大大減小誤碼率[3].

2.1 IQ解調(diào)器的總體設(shè)計(jì)

接收機(jī)前端調(diào)制信號(hào)經(jīng)過第一次下變頻后的固定IF調(diào)制信號(hào)與PLL產(chǎn)生的本振信號(hào)進(jìn)行混頻產(chǎn)生IQ兩路信號(hào)，分別經(jīng)過低通濾波和隔直流之后，進(jìn)行A/D轉(zhuǎn)換，送至DSP進(jìn)行數(shù)字基帶處理，其總體框圖如圖2所示.

圖2 I/Q解調(diào)器的總體設(shè)計(jì)圖Fig.2 Overall design of I/Q demodulator

2.2 IQ解調(diào)電路的設(shè)計(jì)

本設(shè)計(jì)中采用ADI公司的ADL5380作為IQ解調(diào)主控芯片.ADL5380是一款寬頻帶的正交IQ解調(diào)器，涵蓋從400 MHz到6 GHz的RF/IF輸入頻率范圍.差分RF輸入提供功能良好的50 Ω寬帶輸入阻抗.同時(shí)其內(nèi)部擁有集成的移相器可把輸入的PLL輸出的LO信號(hào)轉(zhuǎn)化為相位相差90°的正交LO信號(hào)，其工作過程大致如下：PLL輸出的LO信號(hào)和IF調(diào)制信號(hào)，通過差分方式輸入到ADL5380中，ADL5380內(nèi)部分別進(jìn)行IQ下變頻，然后通過差分方式輸出IQ兩路基帶信號(hào).其具體的設(shè)計(jì)電路圖如圖3所示，但圖3中略去了電源退耦電容.其中由于IF調(diào)制信號(hào)為單端信號(hào)因此需要用一個(gè)Balun（TC1-1-13）完成信號(hào)由單端到雙端差分的轉(zhuǎn)化.

2.3 本振信號(hào)源的設(shè)計(jì)

PLL主要由鑒相器、環(huán)路濾波器、分頻器、壓控振蕩器，如圖4所示.

壓控振蕩器輸出的頻率經(jīng)過N分頻后輸入到鑒相器中與參考時(shí)鐘進(jìn)行瞬時(shí)相位比較，并輸出二者誤差電流.誤差電流經(jīng)過環(huán)路濾波器的低通濾波后，將誤差電流轉(zhuǎn)化為直流電壓，進(jìn)一步來控制壓控振蕩器輸出頻率，這樣就完成一個(gè)閉環(huán)反饋，進(jìn)而達(dá)到頻率的穩(wěn)定，實(shí)現(xiàn)鎖相的功能[4-5].

圖3 ADL5380 IQ解調(diào)電路Fig.3 ADL5380 IQ demodulation circuit

圖4 PLL的原理框圖Fig.4 Block diagram of PLL

本設(shè)計(jì)中PLL采用ADI公司的ADF4350作為LO的主控芯片，ADF4350是一款帶小數(shù)N分頻和整數(shù)N分頻鎖相環(huán)頻率合成器，覆蓋從137.5 MHz至4 400 MHz的頻率范圍.它集成了電壓控制振蕩器（VCO）以及鑒相器和程控的分頻器.外部輸入時(shí)鐘是20MHz，鑒相器的參考時(shí)鐘為10MHz，輸出837.5MHz，采用差分形式輸出，同時(shí)解調(diào)器ADL5380使用基于多相濾波器的分相器，對PLL各次諧波比較敏感，因此要對ADF4350輸出的本振信號(hào)進(jìn)行差分低通濾波器.因此要對本電路主要進(jìn)行環(huán)路濾波器和差分濾波器的設(shè)計(jì).

PLL采用 ADI公司的 PLL專用設(shè)計(jì)軟件ADIsimPLL進(jìn)行設(shè)計(jì)，設(shè)置環(huán)路帶寬為50 kHz，相位裕度為45°.根據(jù)實(shí)際元器件的數(shù)值，環(huán)路濾波器的實(shí)現(xiàn)電路以及在Multisim中仿真結(jié)果如圖5所示.由圖5中可知在51.282 kHz處幅度為-0.167 7，其對應(yīng)相位值為-11.135°.

圖5 環(huán)路濾波器的實(shí)現(xiàn)電路及頻率響應(yīng)Fig.5 Implementation circuit and magnitude frequency response of loop filter

ADF4350采用差分信號(hào)輸出，可以有效抗外界噪聲干擾.根據(jù)PLL輸出的頻譜分析可知，未濾波前二次諧波為-36 dBm，三次諧波為-16 dBm，為了不影響ADL5380的特性，需要將其諧波功率降到-40 dBm以下，因此在ADF4350輸出端需要差分濾波.ADF4350工作頻率為837.5 MHz，二次諧波頻率為1 675 MHz，故濾波器的通帶截止頻率為900 MHz，阻帶截止頻率為1 500 MHz，阻帶插入損耗至少為-25 dB，根據(jù)插入損耗法設(shè)計(jì)濾波器原則，需要七階切比雪夫等波紋濾波器[7].所設(shè)計(jì)差分濾波器電路和在ADS軟件中濾波器混合模S參數(shù)SDD11、SDD21仿真結(jié)果如圖6和圖7所示.

圖6 七階差分濾波電路Fig.6 Seven order differential filter circuit

圖7 差分濾波器的SDD11和SDD21Fig.7 SDD11and SDD21of differential filter

圖7中的通帶帶寬為1.1 GHz，由于工程中軟件仿真的帶寬要比實(shí)際帶寬高1.2～1.5倍，才能滿足要求.

2.4 低通濾波器的設(shè)計(jì)

混頻之后IQ路信號(hào)下變頻為基帶信號(hào)，采用低通濾波器進(jìn)行濾波.在低頻濾波中有源濾波器有著無可替代的優(yōu)勢，由于不需要電感，可以大大減少體積，且由于輸入阻抗很高，可以大大減少電容的值.根據(jù)ISO18000-6C（EPC Gen2）標(biāo)準(zhǔn)，需要一個(gè)通帶帶寬為500 kHz、阻帶頻率為1 MHz的低通濾波器.本設(shè)計(jì)采用Sallen-Key拓?fù)浣Y(jié)構(gòu)，運(yùn)用Filter Solution軟件設(shè)計(jì)的有源全極點(diǎn)單放大器且增益的四階巴特沃斯低通濾波器.根據(jù)元器件的實(shí)際值，用Multisim進(jìn)行仿真調(diào)試最終得到的設(shè)計(jì)結(jié)果如圖8所示[7-8].其幅頻響應(yīng)特性曲線如圖9所示.

2.5 ADC的設(shè)計(jì)

本設(shè)計(jì)中ADC芯片選用的是ADI公司的AD7352.它是一款雙通道、12位逐次逼近型ADC，具有最高達(dá)3MSPS的吞吐速率.AD7352內(nèi)置2.048 V基準(zhǔn)電壓源，也可使用外部基準(zhǔn)電壓源.

為了給ADC提供適當(dāng)?shù)男盘?hào)電平和功率，更好地發(fā)揮ADC的性能，在其輸入端需要差分放大器進(jìn)行驅(qū)動(dòng).本設(shè)計(jì)選用的芯片為AD8138，差分信號(hào)通過、端輸入，配合外圍電阻電容后可以提供適當(dāng)?shù)脑鲆婧蜑V波作用，同時(shí)輸出的共模電壓等于加載到輸入端的電壓.本設(shè)計(jì)中ADC的基準(zhǔn)電壓采用內(nèi)部的基準(zhǔn)電壓即2.048 V，因此ADC輸入端需要1.024 V的共模電壓. ADC基準(zhǔn)電壓2.048 V在REFA端口輸出，經(jīng)過緩沖放大器AD8022之后，通過電阻分壓，產(chǎn)生1.024 V的電壓，為差分放大器AD8138提供端的輸入電壓，進(jìn)而為AD7352提供適當(dāng)?shù)墓材ｋ娖?其具體設(shè)計(jì)電路原理如圖10、圖11所示.其中差分放大器AD8138的增益為β=R70/R75，濾波特性為f=（2πR70C104）-1.

圖8 四階巴特沃斯有源濾波器電路Fig.8 Fourth-order Butterworth active filter circuit

圖9 有源濾波器的幅頻響應(yīng)Fig.9 Active filter magnitude frequency response

圖10 ADC差分驅(qū)動(dòng)電路原理圖Fig.10 ADC differential drive circuit schematics

圖11 ADC AD7352原理圖Fig.11 ADC AD7352 schematic

3 IQ解調(diào)器測試

測試的主要內(nèi)容是測試各模塊的輸出特性.測試主要使用的儀器有Agilent N5182B MXG X系列射頻矢量信號(hào)發(fā)生器、固偉GDS3354示波器、英數(shù)SA1030D數(shù)字頻率特性分析儀、Agilent E4402B頻譜分析儀和AgilentE5070B網(wǎng)絡(luò)分析儀、Agilent 16801A邏輯分析儀.

差分濾波器主要工作在837.5MHz處，用網(wǎng)絡(luò)分析儀測得的七階單端濾波器傳輸特性S21如圖12所示.

圖12 七階單端濾波器的幅頻響應(yīng)Fig.12 S21 of seventh-order single-ended filter

由圖12可見，在837.5 MHz其輸出特性S21的幅值為-2.034 7 dB，由于測試導(dǎo)線等設(shè)備誤差，測試出結(jié)果與真實(shí)值稍微偏大.阻帶衰減全部在-35 dB以下.

四階有源低通濾波器用數(shù)字頻率特性分析儀測得的幅頻響應(yīng)與相頻響應(yīng)如圖13所示.

圖13 低通濾波器的幅頻和相頻響應(yīng)Fig.13 Low-pass filter amplitude and phase frequency response

由圖13可知，在通帶499.76kHz處其幅值為0.0 dB，阻帶1 MHz處其幅值為，-21.60 dB.從相頻特性可以看出，在通帶內(nèi)其相位基本成線性，群延時(shí)基本一樣.可知濾波器設(shè)計(jì)的滿足需求.

用頻譜分析儀測得ADF4350 PLL未濾波前和濾波后的輸出頻譜如圖14、圖15所示.

圖14 PLL未濾波前頻譜特性Fig.14 PLL spectrum before filtered

圖15 PLL濾波后頻譜特性Fig.15 PLL spectrum after filtered

未濾波前其有明顯的二次諧波-6.28 dBm、三次諧波-16.02 dBm.濾波后二次三次諧波已經(jīng)沒有，837.5 MHz處的輸出功率為2.9 dBm，由于測試儀器的掃頻分辨率，只能觀察到838 MHz的頻點(diǎn).

用示波器觀察IQ解調(diào)后的信號(hào)經(jīng)過低通濾波并經(jīng)過差分驅(qū)動(dòng)后輸入ADC的波形如圖16所示.

圖16 輸入到ADC的波形Fig.16 Waveform of input to the ADC

由圖16可看出，其電壓峰峰值為1.74 V，最小值160 mV，最大值1.98 V，滿足ADC需要的電壓范圍0～ 2.048 V.

當(dāng)輸入高電平時(shí)，給ADC的SCK引腳16 M的時(shí)鐘信號(hào)時(shí)，用邏輯分析儀測得ADC輸出的其中一路信號(hào)如圖17所示.

圖17 ADC輸出的數(shù)字信號(hào)Fig.17 Digital signal from ADC output

在CS為低電平時(shí)，每個(gè)時(shí)鐘的下降沿時(shí)開始輸出一位二進(jìn)制數(shù)據(jù).每一次采樣需要16個(gè)時(shí)鐘，其中前后各有兩位 0補(bǔ)充，由圖 17可知二進(jìn)制為111010110010，對應(yīng)該的十進(jìn)制為3 762，計(jì)算出的模擬電平為1.881 V，與輸入的一致即高電平.

4 結(jié)束語

IQ解調(diào)技術(shù)是一種抗干擾性強(qiáng)，適用性廣的解調(diào)方法，可以大大減少誤碼率.本文主要完成了UHF RFID閱讀器接收機(jī)中的IQ解調(diào)器的設(shè)計(jì)和調(diào)試。通過測試，在中心頻率837.5 MHz的10 M帶寬內(nèi)，本設(shè)計(jì)可以實(shí)現(xiàn)-35 dBm靈敏度、500 k的奈奎斯特帶寬及3 M的最大采樣速率，可以很好的實(shí)現(xiàn)IQ解調(diào)的功能，同時(shí)其符合ISO18000-6C（EPC Gen2）標(biāo)準(zhǔn).

[1]金榮洪，耿軍平.無線通信中的智能天線[M].北京：北京郵電大學(xué)出版社，2006.

[2]FINKENZELLER K.RFID Handbook，Radio-Frequency Identi cation FundamentalsandApplications[M].2nded.NewYork：Wiley，2003.

[3]徐新.數(shù)字接收機(jī)中I/Q解調(diào)算法的研究[D].成都：電子科技大學(xué)，2005.

[4]張濤，陳亮.電荷泵鎖相環(huán)環(huán)路濾波器參數(shù)設(shè)計(jì)與分析[J].現(xiàn)代電子技術(shù)，2008（9）：87-90.

[5]高佩艷，丁恩杰.鎖相環(huán)環(huán)路濾波器部分設(shè)計(jì)分析[C]//中國煤炭學(xué)會(huì)煤礦自動(dòng)化委員會(huì).中國煤炭學(xué)會(huì)自動(dòng)化專業(yè)委員會(huì)學(xué)術(shù)會(huì)議論文集.中國江蘇，2006.

[6] CHAN Ken.Design of Differential Filters for High-Speed SignalChains.[2007-01-01].http：//www.ti.com/lit/an/slwa053b/ slwa053b.pdf.

[7] MOSCHYTZ G S.Low-sensitivity，low-power active-RC allpolefiltersusingimpedancetapering[J].CircuitsandSystemsII：Analog and Digital Signal Processing，IEEE Transactions on，1999，46（8）：1009-1026.

[8]WILLIAMS Arthur B，TAYLOR Fred J.電子濾波器設(shè)計(jì)[M].北京：科學(xué)出版社，2008.

Design and implementation ofIQ demodulatorin UHF RFID receiversbased on smart antenna

LI Jian-xiong1，LIU Chong1，F(xiàn)AN Chao1，SHI Wei-guang1，XIONG Hai-qing2
（1.School of Electronics and Information Engineering，Tianjin Polytechnic University,Tianjin,300387,China；2.Xiamen Institute of Software Technology,Xiamen 361024，China）

The theory and implementation of the IQ demodulator in the RFID receivers based on the smart antenna is described.The IQ baseband signal is obtained from ADL 5380 by mixing the local oscillator signal generated by the PLL with the modulated signal.After a series of processes,such as filtering,the baseband signal is digitized in the ADC AD7352.The test result shows that the designed circuit can accomplish the IQ demodulation in the RFID receivers in 10 M bandwidth at the center frequency 837.5 MHz.

RFID；UHF RFID reader；power programmable；anti-collision

TP311

A

1671-024X（2014）05-0063-06

2014-07-02

國家自然科學(xué)基金項(xiàng)目（61372011）

李建雄（1969—），男，副教授，碩士生導(dǎo)師.E-mail：lijianxiong@tjpu.edu.cn