高祥，王利，王露露，張志

(中北大學(xué) 機(jī)電工程學(xué)院，山西 太原 030051)

0 引言

跳頻引信技術(shù)應(yīng)用跳頻通信的原理，其屬于擴(kuò)頻通信的應(yīng)用范疇，具有抗干擾抗截獲能力，并能做到頻譜資源共享，在現(xiàn)代化電子戰(zhàn)中跳頻通信已顯示出巨大的優(yōu)越性[1]。

在跳頻引信通信技術(shù)中最為關(guān)鍵的是載波頻率的控制。目前，常用的載波信號(hào)是隨機(jī)信號(hào)和偽隨機(jī)信號(hào)，理想的隨機(jī)信號(hào)實(shí)現(xiàn)起來(lái)非常困難，對(duì)于確定的偽隨機(jī)信號(hào)線性復(fù)雜度較低，隨機(jī)碼產(chǎn)生和存儲(chǔ)不易及偽隨機(jī)數(shù)量較少等不足之處，所以抗干擾性不能滿足要求。因此，本文提出了基于混沌理論跳頻引信技術(shù)的研究。

1 混沌跳頻引信系統(tǒng)簡(jiǎn)介

1.1 混沌理論

在跳頻引信通信中采用一維Logistic混沌理論產(chǎn)生的混沌信號(hào)作為載波信號(hào)，混沌信號(hào)是一種良好的偽隨機(jī)信號(hào)，其隨機(jī)性強(qiáng)、樣本容量大等特點(diǎn)，混頻序列在擴(kuò)頻通信等領(lǐng)域取得了眾多成果[2]。一維Logistic混沌映射為

Xn+1=uXn(1-Xn),

式中：當(dāng)u的取值范圍為3.95～4.00之間，Xn取值范圍為0～1之間，此時(shí)產(chǎn)生的隨機(jī)序列為混沌序列，可以產(chǎn)生符合要求的混沌信號(hào)。

1.2 直接數(shù)字合成技術(shù)

近年來(lái)DDS(direct digital synthesizer)技術(shù)得到了飛速的發(fā)展，它可以通過(guò)數(shù)字控制電路對(duì)輸出信號(hào)的頻率進(jìn)行精確的控制，具有極高的頻率分辨率和極短的頻率轉(zhuǎn)換時(shí)間，能保證頻率捷變的連續(xù)性[3]。

DDS芯片由相位累加器、波形存儲(chǔ)器和數(shù)/模轉(zhuǎn)換器等部分組成，本文選取的DDS芯片是AD9850，其相位累加器的字長(zhǎng)N=32，輸出信號(hào)的瞬時(shí)頻率可以表示為

f=Kfc/232,

式中：fc為時(shí)鐘頻率；K為頻率控制字。

以DDS技術(shù)為基礎(chǔ)，以混沌信號(hào)為調(diào)制信號(hào)，實(shí)現(xiàn)頻率捷變[4]。

2 系統(tǒng)硬件的工作原理

跳頻引信系統(tǒng)方案利用頻率快速跳變的信號(hào)進(jìn)行引信信息傳輸?shù)脑磉M(jìn)行設(shè)計(jì)，其主要由單片機(jī)C8051F340和直接數(shù)字合成芯片AD9850組成，其C8051F340單片機(jī)控制AD9850芯片的頻率控制字實(shí)現(xiàn)信號(hào)源頻率的快速跳變，從而實(shí)現(xiàn)引信跳頻設(shè)計(jì)[5]。

2.1 DDS芯片共工作原理

AD9850是引信跳頻系統(tǒng)的核心部分，并運(yùn)用了先進(jìn)的DDS技術(shù)，結(jié)合一個(gè)片內(nèi)高速、高性能DAC(digital-analog conversion)和比較器構(gòu)成一個(gè)完全數(shù)控可編程頻率合成器，具有時(shí)鐘產(chǎn)生功能的高度集成芯片[6]。DDS芯片以高精度的時(shí)鐘作為時(shí)鐘參考源，精確控制芯片內(nèi)部的時(shí)鐘基準(zhǔn)。利用單片機(jī)作為輸入控制端，可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦信號(hào)，此正弦信號(hào)可直接用作頻率信號(hào)源或轉(zhuǎn)換成方波而用作時(shí)鐘脈沖[7]。

2.2 DDS的外接時(shí)鐘

本設(shè)計(jì)中利用外部有源晶振對(duì)DDS芯片提供系統(tǒng)時(shí)鐘，DDS芯片9850允許外接的晶振頻率最大為125 MHz。本設(shè)計(jì)選用頻率為100 MHz有源晶振提供時(shí)鐘參考源，DDS的輸出頻率約為系統(tǒng)時(shí)鐘的50%，DDS輸出的信號(hào)最大頻率可達(dá)到50 MHz。

2.3 系統(tǒng)基本工作原理

系統(tǒng)基本結(jié)構(gòu)框圖如圖1所示， C8051F340單片機(jī)控制AD9850芯片進(jìn)行頻率控制字的設(shè)定并將相應(yīng)的頻率值存入相位累加器中，相位累加器在內(nèi)部進(jìn)行相關(guān)頻率的變換，其輸出的地址由波形存儲(chǔ)器取出波形量化數(shù)據(jù)，經(jīng)過(guò)數(shù)/模轉(zhuǎn)換器換成模擬電流，最后輸出相應(yīng)的波形信號(hào)[8]。單片機(jī)通過(guò)AD9850芯片控制接口輸入不同的頻率控制字，就輸出不同波形信號(hào)，從而實(shí)現(xiàn)信號(hào)頻率的跳變。

3 系統(tǒng)軟件設(shè)計(jì)

在跳頻引信系統(tǒng)方案設(shè)計(jì)中，AD9850選取并行的工作方式通過(guò)C8051F340對(duì)其進(jìn)行控制。其工作流程圖如圖2所示。

單片機(jī)對(duì)AD9850進(jìn)行初始化, 即根據(jù)按鍵信息由單片機(jī)通過(guò)對(duì)應(yīng)的端口控制AD9850向其發(fā)送頻率控制字和相位控制字, 產(chǎn)生相應(yīng)的頻率信號(hào)和相位信號(hào)。程序初始化可將系統(tǒng)設(shè)定為默認(rèn)工作狀態(tài)，然后通過(guò)掃描鍵盤(pán)來(lái)判斷是否有按鍵按下以此確定用戶要執(zhí)行任務(wù)的初始值。當(dāng)i<100時(shí)，系統(tǒng)工作在計(jì)算頻率的方式下,同時(shí)當(dāng)N!=0時(shí)，計(jì)算頻率控制字并輸入數(shù)據(jù)，當(dāng)執(zhí)行完后返回鍵盤(pán)掃描值并以此循環(huán)，從而實(shí)現(xiàn)頻率跳變的功能[9]。

圖1 系統(tǒng)基本結(jié)構(gòu)框圖Fig.1 System structure diagram

圖2 主程序流程圖Fig.2 Main program flow chart

3.1 頻率控制字的計(jì)算

DDS芯片AD9850輸出信號(hào)頻率可由下列公式計(jì)算：

f=KFclk/232，

式中：K為頻率控制字；Fclk為基準(zhǔn)時(shí)鐘頻率。

例如，F(xiàn)clk=100 MHz，輸出信號(hào)的頻率30 MHz，則向AD9850寫(xiě)入的頻率控制字

K=f×232/Fclk=30×106×232/(100×106)=

1 288 490 188.8≈0X4CCCCCCC,

令k=232/Fclk=42.949 672 96，頻率控制字的計(jì)算公式可簡(jiǎn)化為K=42.949 672 96f。

3.2 并行方式加載頻率控制字

DDS芯片AD9850頻率/相位控制字一共有40位，其中32位為頻率控制字，5位為相位控制字，1位是電源休眠控制，2位是工作方式控制。

在并行方式加載中，每次通過(guò)8位數(shù)據(jù)線進(jìn)行加載，連續(xù)5次將40位數(shù)據(jù)寫(xiě)入AD9850中。WCLK和FQUD信號(hào)用來(lái)確定地址和加載數(shù)據(jù)的次數(shù)，在WCLK信號(hào)上升沿時(shí)，加載數(shù)據(jù)轉(zhuǎn)備好并保持穩(wěn)定，在FQUD上升沿時(shí)將40位數(shù)據(jù)寫(xiě)入頻率/相位數(shù)據(jù)寄存器，同時(shí)地址指針復(fù)位到第1個(gè)寄存器。

3.3 跳變頻率點(diǎn)的計(jì)算

在跳頻引信系統(tǒng)中要根據(jù)一維Logistic映射原理，編寫(xiě)便于控制的混沌序列信號(hào)?；煦缧蛄衅涑跏紬l件有極微小的變化即可導(dǎo)致大范圍內(nèi)不同的結(jié)果，這使得混沌序列非常適于作抗干擾和保密通信的碼序列[10]。

本系統(tǒng)所需要的頻率跳變點(diǎn)正是基于此映射。Logistic映射混沌產(chǎn)生電路是由單片機(jī)C8051F340通過(guò)編程完成Logistic迭代，從而生成所需的頻率跳變點(diǎn)。Logistic一維映射的數(shù)學(xué)表達(dá)公式為

Xn+1=Xnμ(1-Xn)，μ∈[0,4]，

X∈[0,1].

基于Logistic一維映射的特性，本系統(tǒng)選定μ=3.95，Xn的值通過(guò)鍵盤(pán)隨機(jī)輸入。從而頻率控制字子程序如下：

For (i<0;i<100;i++)

{ temp=X;

temp=temp*(1-temp)*μ;

X=temp;

temp=temp*107;

temp=temp/1;

temp=fabs(temp);

Frequency_out_9850=temp;

Write 9850();

While(1);

}

4 實(shí)驗(yàn)及結(jié)果分析

本文將調(diào)試好的系統(tǒng)進(jìn)行了實(shí)驗(yàn)，通過(guò)示波器單次對(duì)載波波形進(jìn)行捕捉，采集到的波形圖如圖3所示。

圖組是示波器采集到的載波信號(hào)的跳頻波形圖，通過(guò)示波器可以看到載波信號(hào)的頻率連續(xù)變化，DDS芯片產(chǎn)生的混沌信號(hào)其頻率范圍為0～500 kHz的頻率跳變點(diǎn)，混沌序列的長(zhǎng)度較寬，此混沌信號(hào)作為引信通信的載體起到了抗干擾抗截獲的作用[11-12]。載波信號(hào)的頻率在這個(gè)范圍內(nèi)變化可以達(dá)到跳頻引信系統(tǒng)的設(shè)計(jì)要求。

圖3 電路調(diào)試波形圖Fig.3 Circuit debugging oscillograph

5 結(jié)束語(yǔ)

本文提出了基于混沌理論跳頻引信技術(shù)的研究。跳頻引信技術(shù)中利用一維Logistic混沌理論經(jīng)過(guò)程序優(yōu)化改進(jìn)作為DDS芯片的控制字。實(shí)驗(yàn)結(jié)果表明：DDS芯片產(chǎn)生信號(hào)的頻率最高可以達(dá)到150 MHz，下一步的工作就是在混沌理論的基礎(chǔ)上進(jìn)行軟件優(yōu)化，使產(chǎn)生的混沌信號(hào)的頻率可以達(dá)到75 MHz，使載波信號(hào)的頻帶范圍更寬，更有利于引信信號(hào)的通信傳輸。

參考文獻(xiàn)：

[1] 付宏睿，俞建寧，張建剛.復(fù)雜網(wǎng)絡(luò)的混沌同步及一種新的保密通信系統(tǒng)[J].河北師范大學(xué)學(xué)報(bào)，2011,35(5):473-478.

FU Hong-rui,YU Jian-ning,ZHANG Jian-gang. The Chaotic Synchronization of Complex Networks and a New Kind of Secret Communication System[J]. Journal of Hebei Normal University, 2011,35(5):473-478.

[2] 李偉，禹思敏.Logistic-Map混沌序列的單片機(jī)實(shí)現(xiàn)[J].信息化縱橫,2009(15)：31-33,37.

LI Wei,YU Si-min. Logistic-Single Chip Microcomputer to Realize Map Chaotic Sequence[J]. Informatization of Vertical and Horizontal, 2009(15)：31-33,37.

[3] ZHOU Jin,LU Jun-an,Lü Jin-hu.Pinning Adaptive Synchronization of a General Complex Dynamical Network [J].Automatica,2008,44(4):996-1003.

[4] GHOSH B,MAJUMDAR A S,NAYAK N.Effects of Cavity-Field Statistics on Atomic Entanglement in the Jaynes-Cummings Model [J].International Journal of Qauantum Information,2007,5(1):169-177.

[5] 吳德會(huì). 可在單片機(jī)上實(shí)現(xiàn)的語(yǔ)音混沌保密通信方法[J].計(jì)算機(jī)應(yīng)用研究，2006,23(6)：141-143.

WU De-hui.The Method of Speech Chaotic Secure Communication on the Single Chip Microcomputer[J]. Computer Application Research, 2006,23(6)：141-143.

[6] 陳建春.一種基于DDS技術(shù)實(shí)現(xiàn)的雷達(dá)信號(hào)模擬器 [J] .系統(tǒng)工程與電子技術(shù),2000,22(2):50-52.

CHEN Jian-chun. A Radar Signal Simulator Based on DDS Technology [J]. Systems Engineering and Electronics, 2000,22(2):50-52.

[7] 程桂玉．應(yīng)用DDS芯片AD9850實(shí)現(xiàn)跳頻[J]．火控雷達(dá)技術(shù)，2003,32(3)：47-50.

CHENG Gui-yu. Application of DDS Chip AD9850 Realization of Frequency Hopping[J]. The Fire Control Radar Technology,2003，32(3):47-50.

[8] 龔美靜,瞿少成,王曉燕.一種通過(guò)異結(jié)構(gòu)同步實(shí)現(xiàn)混沌保密通信新方法[J].電子與信息學(xué)報(bào),2009,31(6):1442-1444.

GONG Mei-jing,QU Shao-cheng,WANG Xiao-yan. A New Method of Chaotic Secure Communication was Achieved by Different Structure Synchronization[J]. Journal of Electronics and Information, 2009,31(6):1442-1444.

[9] 王興元,古麗孜拉,王明軍.單向耦合混沌同步及其在保密通信中的應(yīng)用[J].動(dòng)力學(xué)與控制學(xué)報(bào),2008,6(1):40-44.

WANG Xing-yuan,GU-LI Gui-la,Wang Ming-jun. The One-way Coupling Chaotic Synchronization and Its Application in Secret Communication[J]. Journal of Dynamics and Control, 2008,6(1):40-44.

[10] 王瑞兵,姚洪興.復(fù)雜網(wǎng)絡(luò)的同步及保密通信[J].微計(jì)算機(jī)信息,2007,23(3):103-104.

WANG Rui-bing,YAO Hong-xing. Complex Network Synchronization and Secure Communication[J]. Micro Computer Information, 2007,23(3):103-104.

[11] YU Wen-wu,CHEN Guan-rong,Lü Jin-hu.On Pinning Synchronization of Complex Dynamical Networks [J].Automatica,2009，45(11):429-435.

[12] AN Xin-lei,YU Jian-ning,ZHANG Jian-gang,et al.A New Multistage Chaos Synchronized System for Secure Communications[C]∥2009 Fifth International Conference on Natural Computation.Washington DC:IEEE Compnter Society,2009:437-441.