董 艷

(中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所，江蘇蘇州 215123)

0 引言

近年來，隨著MEMS技術(shù)的迅速發(fā)展，使其無論在軍用還是民用上都得到了廣泛的應(yīng)用，這也對封裝提出了很高的要求。MEMS器件并不是獨立的，它一方面需要與集成電路連接以實現(xiàn)其功能;另一方面，MEMS及其集成電路又需要通過封裝來加以保護［1］。而很多MEMS器件為提高性能，則進一步需要真空封裝。

圓片級封裝(WLP)、芯片級封裝(CSP)正是為了適應(yīng)MEMS封裝新的要求而發(fā)展起來的。其主要要求有:⑴封裝溫度低，以降低對MEMS器件及其集成電路的影響;⑵封裝強度高，以實現(xiàn)對MEMS器件及其集成電路的保護;⑶氣密性好(這對需要真空封裝的MEMS器件尤為重要)，以使MEMS器件能長期在真空環(huán)境中運行，保持其優(yōu)良的性能。

PREMACHANDRAN C等人采用玻璃漿料作為鍵合環(huán)在430℃鍵合實現(xiàn)了加速度計的圓片級真空封裝［2］。BLANCO S等人基于C2C(芯片對芯片)工藝實現(xiàn)了MEMS器件的芯片級真空封裝［3］。HATA H和BAUER J等人先后基于 C2W(芯片對圓片)封裝工藝及Cu－Sn鍵合工藝在300℃實現(xiàn)了紅外焦平面陣列的芯片級真空封裝［4－5］。CHEN Y、ORII Y、ZHANG R等人則先后對Cu－Sn互溶擴散機理進行了研究［6－9］。

本文對基于W2W封裝工藝及Cu－Sn鍵合工藝的真空封裝進行了研究。通過電鍍制作Cu－Sn鍵合環(huán)，使用背面對準方法使MEMS器件圓片和封蓋圓片上的Cu－Sn鍵合環(huán)對準，在0.01 Pa的真空環(huán)境中270℃及4MPa保持30 min，成功地使Cu、Sn互溶擴散形成了強度較高的Cu3Sn和Cu6Sn5金屬間化合物，從而實現(xiàn)了一種簡易可靠的真空封裝方法。

1 W2W真空封裝工藝流程

本文選用4″Si圓片進行試驗，其中，封蓋圓片選用雙拋Si圓片。

1.1 Cu－Sn鍵合環(huán)結(jié)構(gòu)及制作工藝流程

首先在MEMS器件圓片和封蓋圓片正面分別制作鍵合環(huán)。為避免Cu暴露在空氣中氧化而影響與Sn的溶合，且為了使鍵合環(huán)制作后，應(yīng)力形變匹配，本文在器件圓片和封蓋圓片上制作相同的Cu－Sn鍵合環(huán)。

圖1所示為Cu－Sn鍵合環(huán)結(jié)構(gòu)及制作工藝流程。首先用FHR設(shè)備在圓片正面濺射種子層Ti100 nm－Cu250 nm(圖1(a))，隨后使用SUSS MA6/BA6設(shè)備進行AZ4620厚膠光刻形成掩膜(圖1(b))，再通過電鍍形成Cu－Sn鍵合環(huán)(圖1(c))，然后去膠(圖1(d))并刻蝕去除種子層(圖1(e))。

為保證鍵合后形成再溶溫度和強度較高的Cu6Sn5，甚至形成再溶溫度和強度更高的Cu3Sn，電鍍時Cu與Sn的原子個數(shù)比要大于 3［10］。

圖1 Cu－Sn鍵合環(huán)結(jié)構(gòu)及制作工藝流程

式中:δ為膜厚，μm;m為質(zhì)量，g;γ為密度，g/cm3;S為電鍍面積;n為物質(zhì)的量，mol;M為摩爾質(zhì)量，g/mol。

由式(1)可知，形成Cu6Sn5所需Cu/Sn膜厚比值為0.52;形成Cu3Sn所需Cu/Sn膜厚比值為1.31。本文據(jù)此選定膜厚Cu 5 μm和Sn 1.5 μm，以確保Sn能完全融合完畢。

電鍍膜厚公式為［11］:

式中:K為電化學(xué)當(dāng)量，g/(A·h);D為電流密度，A/dm2;t為電鍍時間，min;η為電流效率。

由式(2)得:

本文設(shè)定Cu和Sn電流密度分別為2 A/dm2和1A/dm2，由此通過式(3)及選定的膜厚計算所需電鍍Cu和Sn的時間分別為12 min和3 min。

1.2 鍵合工藝流程

首先使用SRO702設(shè)備在200℃通甲酸回流去除Sn表面氧化層;再使用SUSS MA6/BA6設(shè)備的背面對準功能將封蓋圓片的背面標(biāo)記與器件圓片的正面標(biāo)記對準，從而間接實現(xiàn)兩圓片正面的鍵合環(huán)對準，并通過鍵合夾具固定;最后放入SUSS CB6L設(shè)備進行真空鍵合。鍵合工藝曲線如圖2所示。

先在50～60℃抽真空10 min，再升溫至160℃并在0.01 Pa真空環(huán)境中保持10 min，以確保腔室保持較高的真空度。然后夾具的上半部分下降使兩圓片的鍵合環(huán)接觸，加壓至4 MPa并繼續(xù)升溫至270℃，保溫保壓30 min實現(xiàn)Cu－Sn鍵合。最后降溫降壓并取出樣片。

圖2 鍵合工藝曲線

2 測試分析

將完成W2W真空封裝的樣片依次進行表面掃描分析、X－Ray缺陷分析，然后用DAD340劃為單個芯片，再依次進行斷面觀察、剖面組分分析及剪切試驗分析。

2.1 表面掃描分析

圖3為使用VEECO DEKTAK 150進行鍵合環(huán)內(nèi)斜對角芯片表面13 mm范圍內(nèi)連續(xù)掃描分析的圖片，由圖可見，芯片中心相對鍵合環(huán)邊沿向封裝腔內(nèi)凹約3.87μm，表明封裝腔室內(nèi)處于一定的真空狀態(tài)。

圖3 表面掃描分析圖

2.2 X －Ray缺陷分析

圖4和圖5為使用Metris XTV 160進行X－Ray缺陷分析的圖片，其中，圖4為單個芯片放大的細節(jié)檢測圖片，圖5為多個芯片的整體檢測圖片。由圖可見，鍵合區(qū)域沒有氣泡、孔洞等缺陷，鍵合環(huán)內(nèi)外兩側(cè)也基本無Sn溢出。

2.3 斷面觀察和剖面組分分析

用顯微鏡觀察鍵合結(jié)構(gòu)斷面(圖6為斷面觀察圖)，并使用EDS(能譜儀)測量鍵合區(qū)內(nèi)各元素的重量比(圖7為剖面組分分析圖)。

結(jié)合斷面觀察圖和剖面組分分析圖可知，整個鍵合斷面大致分為 5 層:從上到下依次為 Cu、Cu3Sn、Cu6Sn5、Cu3Sn、Cu。其中兩側(cè)與襯底相鄰的為未消耗完的Cu，與Cu相鄰的中間大部分區(qū)域為Cu3Sn，最中心很薄的一層為Cu6Sn5。即鍵合已經(jīng)形成了以Cu3Sn為主、含極少量Cu6Sn5的金屬間化合物。

此外，組分中氧含量較高，這與儲存和工藝過程中鍵合環(huán)氧化有關(guān)。這可以在鍵合前通過增加甲酸回流時間來加以解決。

圖4 X－Ray缺陷分析圖(單個芯片)

圖5 X－Ray缺陷分析圖(多個芯片)

圖6 斷面觀察圖

圖7 剖面組分分析圖

2.4 剪切試驗分析

對單個芯片使用DAGE4000進行剪切破壞性試驗，圖8為鍵合面剪切力破壞性試驗圖片。

芯片破環(huán)時，剪切力為49.287 kgf，單個芯片鍵合面面積為15 mm2，由此計算出鍵合面的剪切強度為32.20 MPa。

圖8 剪切力破壞性試驗圖

觀察破壞后的鍵合面，發(fā)現(xiàn)大部分斷裂位置為Si襯底。由此可見Cu－Sn鍵合強度強于Si襯底強度。

3 結(jié)論

(1)本文對基于W2W封裝工藝及Cu－Sn鍵合工藝的真空封裝進行了研究。通過電鍍制作Cu－Sn鍵合環(huán)，使用背面對準方法使MEMS器件圓片和封蓋圓片上的Cu－Sn鍵合環(huán)對準，在0.01 Pa的真空環(huán)境中270℃及4 MPa保持30 min，成功地使Cu、Sn互溶擴散形成了剪切強度達32.20 MPa的Cu3Sn和Cu6Sn5金屬間化合物，從而實現(xiàn)了一種簡易可靠的W2W圓片級真空封裝方法。

(2)本文的圓片級真空封裝方法因鍵合溫度相對較低，可應(yīng)用于多種MEMS器件的真空封裝。

［1］LAU J，LEE C，PREMACHANDRAN C，et al.Advanced MEMS packaging.New York:McGraw － Hill，2009:5 －6.

［2］PREMACHANDRAN C，CHONG S，NAGARAJAN R.Fabrication and testing of a wafer-level vacuum package for MEMS device.IEEE，2009，32(2):486 －490.

［3］BLANCO S，TOPART P，DESROCHES Y，et al.Low-temperature vacuum hermetic wafer-level package for uncooled microbolometer FPAs.SPIE，2008，6884:1 －8.

［4］HATA H，NAKAKI Y，INOUE H，et al.Uncooled IRFPA with chip scale vacuum package .SPIE，2006，6206:1 －10.

［5］BAUER J，WEILER D，RUB M，et al.Fabrication method for chipscale-vacuum-packages based on a chip-to-wafer-process.SPIE，2010，7834:1 －8.

［6］CHEN Y，LEE S，LEE C.High temperature Cu － Sn joints manufactured by a 250℃ fluxless bonding process.IEEE，1995:206－211.

［7］ORII Y，TORIYAMA K，KOHARA S，et al.Effect of preformed Cu －Sn IMC Layer on Electromigration Reliability ofSolder Capped Cu Pillar Bump Interconnection on an organic substrate.IEEE，2012:1－4.

［8］ZHANG R，TIAN Y，LIU B L，et al.Growth mechanism of Cu － Sn full IMC joints on polycrystalline and single crystal Cu substrate.IEEE，2013:1276 －1279.

［9］LIU H，WANG K，AASMUNDTVEIT K，et al.Intermetallic Cu3Sn as oxidation barrier for fluxless Cu －Sn bonding.IEEE，2010:853 －857.

［10］RONG Y B，CAI J，WANG SHUI D，et al.Low temperature Cu － Sn bonding by Lsothermal solidification technology .IEEE，2009:96 －98.

［11］劉仁志.現(xiàn)代電鍍手冊.北京:化學(xué)工業(yè)出版社，2010.