吳憶茹，侯飛凡，張俊龍，郝　志

(1. 上海理工大學(xué) 光電信息與計(jì)算機(jī)工程學(xué)院，上海 210094；2. 中芯國(guó)際集成電路制造(上海)有限公司 研發(fā)部，上海 201203)

離子注入對(duì)插入損耗和隔離度影響的研究

吳憶茹1，侯飛凡2，張俊龍2，郝志2

(1. 上海理工大學(xué) 光電信息與計(jì)算機(jī)工程學(xué)院，上海 210094；2. 中芯國(guó)際集成電路制造(上海)有限公司 研發(fā)部，上海 201203)

摘要基于一個(gè)典型的0.13 μm絕緣體上硅，射頻開關(guān)電路工藝流程，分析了離子摻雜工藝流程對(duì)射頻開關(guān)導(dǎo)通電阻Ron和關(guān)斷電容Coff的影響。通過N型MOS管的淺摻雜注入后熱退火溫度和N型MOS管淺摻雜能量的分批實(shí)驗(yàn)，證實(shí)了退火溫度可影響射頻開關(guān)的導(dǎo)通電阻和關(guān)斷電容。進(jìn)一步實(shí)驗(yàn)結(jié)果顯示，淺摻雜注入的砷(As)和磷(P)注入的劑量是主導(dǎo)因素，各自對(duì)導(dǎo)通電阻和關(guān)斷電容值的影響均為線性且趨勢(shì)相反，為基于0.13 μm SOI的射頻開關(guān)性能的優(yōu)化提供了依據(jù)。

關(guān)鍵詞SOI；射頻開關(guān)；插入損耗；隔離度；摻雜能量；劑量

射頻(RF-Radio Frequency)收發(fā)開關(guān)(T/R Switch)是射頻信號(hào)傳輸路徑的控制器件之一，在無線通信系統(tǒng)中起著重要作用。隨著無線通信領(lǐng)域的發(fā)展，對(duì)其性能也有了更高的要求。低插入損耗和高隔離度一直是優(yōu)質(zhì)射頻開關(guān)的設(shè)計(jì)目標(biāo)之一[1]，絕緣體上硅(Silicon On Insulator，SOI)[2-3]器件因其固有的低損耗的優(yōu)勢(shì)常被應(yīng)用于射頻開關(guān)電路的設(shè)計(jì)中[4]。本文基于SOI襯底的0.13 μm射頻開關(guān)電路工藝，對(duì)輕摻雜離子注入過程的劑量和能量進(jìn)行討論，尋找獲得高擊穿電壓(BV)和較小品質(zhì)因數(shù)[4]的方案。

1射頻開關(guān)電路的插入損耗和隔離度

插入損耗和隔離度是衡量開關(guān)質(zhì)量?jī)?yōu)劣的基本指標(biāo)，理想開關(guān)斷開時(shí)衰減無限大，導(dǎo)通時(shí)衰減為零。低頻時(shí)，溝道電阻直接影響插入損耗,溝道電阻越小，插入損耗越小。晶體管尺寸越大，器件與襯底間的耦合電容越大，并且隨頻率的升高, 信號(hào)的關(guān)斷狀態(tài)串?dāng)_更顯著。SOI器件的優(yōu)勢(shì)在于掩埋氧化層(襯底)，如圖1所示的存在可使器件與襯底之間的寄生電容較普通體硅CMOS器件減少很多，同時(shí)也具有較低的柵極與漏極、源極交疊部分的電容Coverlap值和PN結(jié)電容Cjunction值。

圖1　SOI 器件中的寄生電容

圖2　單刀雙擲開關(guān)電路結(jié)構(gòu)圖

一個(gè)單刀雙擲的射頻開關(guān)電路，如圖2所示。由傳輸管(transfer FET)和并聯(lián)管(shunt FET)組成[5-6]。打開狀態(tài)時(shí)，傳輸場(chǎng)效應(yīng)管和并聯(lián)場(chǎng)效應(yīng)管分別代表導(dǎo)通電阻和關(guān)斷電容，關(guān)斷狀態(tài)時(shí)相反。降低導(dǎo)通電阻和關(guān)斷電容值便可得到較低的插入損耗和較高的隔離度。

圖3　浮體(Floating-Body)器件轉(zhuǎn)換開關(guān)電路圖

圖4　體引出(Body-Contact)器件轉(zhuǎn)換開關(guān)電路圖

假設(shè)柵到漏端的電容值為Cgd；柵到源端的電容值為Cgs；源到漏端的電容值為Cds。對(duì)于浮體器件(Floating-Body)[7]的轉(zhuǎn)換開關(guān)，如圖3所示，柵極到源漏端電容值相同，所以

Coff=Cgd/2+Cds

(1)

對(duì)體引出器件(Body-Contact)的轉(zhuǎn)換開關(guān)，如圖4所示，由于體的接地所以漏端和襯底間不存在寄生電容(Cdb=0)，柵體間的電容值Cgb也可忽略不計(jì)，由

Coverlap=Cgd

Cjunction=Cdb+Cds

Coff≈Coverlap/2+Cjunction

(2)

則品質(zhì)因數(shù)FOM(Figure Of Merit)計(jì)算式為

FOM=Ron·Coff≈Ron·(Coverlap/2+Cjunction)

(3)

因SOI器件Cjunction電容值

2實(shí)驗(yàn)及討論

采用0.13 μm部分耗盡NMOS管[8]工藝流程,所用器件溝道寬度為10 μm，溝道長(zhǎng)度為0.3 μm(10*0.3)。共使用7片晶圓片，工藝流程在離子摻雜前均相同，以施主摻雜的注入能量、摻雜后的熱退火(RTA)溫度作為變量，如表1所示，分別測(cè)量N型部分耗盡場(chǎng)效應(yīng)晶體管的浮體(FB)與體引出(BC)兩種結(jié)構(gòu)的導(dǎo)通電阻Ron與關(guān)斷電容第一項(xiàng)Coverlap。

表1　各組熱退火溫度和N型離子注入能量

每個(gè)晶圓片測(cè)5個(gè)點(diǎn)，取該5點(diǎn)在每個(gè)測(cè)試條件下的平均值并歸一化，如圖5所示。

圖5　浮體結(jié)構(gòu)和體引出結(jié)構(gòu)的N管導(dǎo)通電阻和關(guān)斷電容平均值趨勢(shì)圖

分析圖5可知，溫度升高時(shí)，A組的電阻值均先升高后降低，電容值均先降低后升高。B組的電阻值降低，電容值升高；C組電阻和電容值均升高，總體沒有明顯的變化趨勢(shì)。摻雜能量升高時(shí)，兩組電阻值均降低，電容值均升高。

這種現(xiàn)象是可解釋的，重離子注入后的熱退火會(huì)影響輕摻雜擴(kuò)散情況產(chǎn)生差異，且不同的摻雜元素?cái)U(kuò)散情況不同。重離子注入元素為砷時(shí)，由于砷的活化能較大相對(duì)較難擴(kuò)散，因此在輕摻雜區(qū)域注入的劑量相對(duì)較小，飽和電流較小，電阻便較大，同時(shí)擊穿電壓也較大。重?fù)诫s離子注入元素為磷時(shí)，由于磷的活化能相對(duì)較小，因此有部分磷會(huì)擴(kuò)散到輕摻雜區(qū)域，導(dǎo)致輕摻雜區(qū)域的注入劑量相對(duì)較大，從而飽和電流較大，電阻便較小，擊穿電壓也較小。

當(dāng)N型場(chǎng)效應(yīng)晶體管(以下簡(jiǎn)稱N管)輕摻雜離子注入(N Type Lightly Doped Drain， NLDD)劑量增加時(shí)，相應(yīng)的電容值也增加。鑒于以上變化，所以當(dāng)單一變量為離子注入后熱退火溫度時(shí)，由于熱退火會(huì)影響到輕摻雜注入的擴(kuò)散過程，而N型摻雜的砷和磷擴(kuò)散情況不同，所以形成了隨溫度變化，電阻值和電容值的變化趨勢(shì)并不明顯。

作為進(jìn)一步驗(yàn)證實(shí)驗(yàn)，使用10×0.2的N型體接地的場(chǎng)效應(yīng)管進(jìn)行輕摻雜離子注入的能量和劑量實(shí)驗(yàn)，實(shí)驗(yàn)條件歸一化后如表2所示。

表2　N管淺結(jié)摻雜離子注入(NLDD)過程各組能量和劑量歸一化值

根據(jù)測(cè)得實(shí)驗(yàn)數(shù)據(jù)作模擬曲線，如圖6所示。

圖6　N管淺結(jié)摻雜離子注入實(shí)驗(yàn)結(jié)果數(shù)據(jù)趨勢(shì)分析圖

圖6表明，10×0.2 部分耗盡N管器件輕摻雜注入過程砷和硼的注入劑量是主要的影響因素，而活化能較低的磷的注入劑量對(duì)所測(cè)電阻值和電容值的影響并不顯著。隨施主砷注入劑量增大，電阻值降低，電容值升高，品質(zhì)因數(shù)降低。各參數(shù)隨受主注入劑量增加變化的趨勢(shì)與施主注入情況相反。

究其原因，隨活化能較大的砷的注入劑量增加，飽和電流增加，電阻降低，擊穿電壓降低。因硼劑量的增加會(huì)使阱濃度增加，從而閾值電壓(Vt增加，電阻增大，飽和電流減小，擊穿電壓增大。

4結(jié)束語

本文提出了差分過孔的優(yōu)化設(shè)計(jì)方法，通過改善信號(hào)互聯(lián)的阻抗匹配性，減小差分過孔與傳輸線間的反射，改善傳輸信號(hào)的質(zhì)量。通過頻域和時(shí)域仿真證明了本文提出的優(yōu)化設(shè)計(jì)方案可行性，及對(duì)差分過孔性能的改善作用。通過增大反焊盤的尺寸，延長(zhǎng)了信號(hào)的傳輸路徑，增大了差分過孔的特性阻抗，減小了過孔與傳輸線間的反射。本文通過對(duì)差分過孔殘樁進(jìn)行端接，消除了殘樁引起的全反射，進(jìn)而提升傳輸信號(hào)的質(zhì)量及差分互聯(lián)結(jié)構(gòu)的穩(wěn)定性。

參考文獻(xiàn)

[1]鐘章民,肖定如,王輝,等.Cadence高速電路設(shè)計(jì)[M].北京:電子工業(yè)出版社,2014.

[2]Bogatin E.信號(hào)完整性分析—國(guó)外電子與通信教材系列[M].李玉山,李麗平,譯.北京:電子工業(yè)出版社,2006.

[3]斯瓦米納坦,恩金.芯片及系統(tǒng)的電源完整性建模與設(shè)計(jì)[M].李玉山,張木水,譯.北京:電子工業(yè)出版社,2009.

[4]趙玲寶,陳清華.差分過孔的高頻特性仿真分析[J].電訊技術(shù),2014,54(4):518-523.

[5]Ku-Teng Hsu,Wei-Da Guo,Guang-Hwa Shiue,et al.Design of reflectionless vias using neural network-based approach[J].IEEE Transactions on Advanced Packaging,2008,31(1):211-218.

[6]張格子,金麗花.高速差分過孔的仿真分析[J].信息技術(shù),2007(5):99-101.

[7]Kushta T,Narita K,Kaneko T,et al.Resonance stub effect in a transition from a through via hole to a stripline in multilayer PCBs[J].IEEE Microwave and Wireless Components Letters,2003,13(5):169-171.

[8]Deng S, Mao J, Hubbing T H,et al.Effects of open stubs associated with plated through-hole vias in backpanel design[C].Eindhoven, Netherlands:International Symposium on Electromagnetic Compatibility,2004.

[9]Shiue GuangHwa,Yeh ChiLou,Liu LiSang,et al.Influence and mitigation of longest differential vas stubs on transmission waveform and eye diagram in a thick multilayered PCB[J].IEEE Transactions on Components,Packaging and Manufacturing Technology,2014,4(10):1657-1670.

Rearch of Implant affect Insertion Loss and Isolation

WU Yiru1，HOU Feifan2，ZHANG Junlong2，HAO Zhi2

(1. Optical-Electrical and Computer Engineering ,University of Shanghai of Science and Technology, Shanghai 210094, China；2. Semiconductor Manufacturing International (Shanghai) Co., Ltd. research and development, Shanghai 201203, China)

AbstractBased on a typical 0.13 μm RF Switch SOI technics flow, analyze the effect of NLDD (NMOS Lightly Dropped Drain) technics to switch of Ronand Coff. Based on the experiment result of NMOS NLDD RTA and further discuss to NMOS NLDD IMP, proved RTA can effect Ronand Coff. The result shows dose of As and P acted as main effector to the research, present a regular linear trend to Ronand Coffwhich share an inverse tendency, thus providing a reference of RF switch optimizing method based on 0.13 μm SOI technic.

KeywordsSOI; RF switch; insertion loss; isolation; doping energy; dose

收稿日期:2015-10-15

作者簡(jiǎn)介:吳憶茹(1989-)，女，碩士研究生。研究方向：電子與通信工程。

doi:10.16180/j.cnki.issn1007-7820.2016.06.031

中圖分類號(hào)TN432

文獻(xiàn)標(biāo)識(shí)碼A

文章編號(hào)1007-7820(2016)06-107-04