梁 棟,劉巍巍,韓 威,江肖力
(中電54所,石家莊050081)
Ku頻段小型化低噪聲放大器的設計*
梁 棟,劉巍巍,韓 威,江肖力*
(中電54所,石家莊050081)
設計制作了一款基于微組裝工藝的小型化低噪聲放大器(LNA)。該器件廣泛選用裸管芯、芯片電容等微型器件,采用兩級放大電路結構,使用AWR與HFSS電磁仿真軟件進行設計、優(yōu)化和仿真,運用鍵合金絲微波特性進行噪聲系數(shù)調試,實現(xiàn)較好的低噪聲微波特性。最終實現(xiàn)了在12.25 GHz~12.75 GHz工作頻段,增益大于20 dB,噪聲系數(shù)小于1.2 dB的低噪聲放大器,整體電路尺寸僅為12 mm×10 mm×7 mm。
低噪聲放大器;小型化;鍵合金絲;微組裝;AWR;HFSS
當前移動通信、衛(wèi)星通信更新?lián)Q代,日新月異,射頻接收前端技術在此背景下愈顯重要[1-2]。其中,作為接收前端重要部件的低噪聲放大器(LNA)的性能尤為重要。作為不可或缺的微波器件,其主要作用是放大接收天線輸出端的有效信號,并降低噪聲干擾。對于LNA來說,追求超低噪聲系數(shù),優(yōu)良的放大能力是永久的設計方向[3],而在此基礎上實現(xiàn)小型化,則是目前系統(tǒng)對器件的迫切需求。而LNA的高性能、小型化將直接推動和優(yōu)化接收前端系統(tǒng)的整體性能與體積。本文將依托薄膜基板制造工藝,結合微組裝封裝工藝,進行探索設計,旨在實現(xiàn)低噪聲放大器的小型化。
1.1 噪聲系數(shù)FN
噪聲系數(shù)的定義為放大器輸入信噪比與輸出信噪比的比值,即:
式中,F(xiàn)N為微波部件的噪聲系數(shù);Sin、Nin分別為輸入端的信號功率和噪聲功率;Sout、Nout分別為輸出端的信號功率和噪聲功率。
噪聲溫度是噪聲系數(shù)的另一種表達方式,相比于噪聲系數(shù),噪聲溫度在噪聲超低區(qū)域差值較大,適合在某些噪聲系數(shù)要求非常高的系統(tǒng)作為衡量指標,這部分噪聲功率表示公式如下:
式中:k為波爾茲曼常量1.38×10-23J/K;Te為有效溫度,單位為K;B為帶寬,單位為Hz。
噪聲系數(shù)的物理含義是:輸入信號通過放大器后,放大器噪聲的產(chǎn)生,使輸出信噪比變壞,輸入輸出信噪比的差別倍數(shù)就是噪聲系數(shù)。
1.2 放大器增益G
放大器的增益定義為放大器輸出功率與輸入功率的比值:
一般來說,LNA的增益確定應與系統(tǒng)的整機噪聲系數(shù)、接收機動態(tài)范圍等結合起來考慮[4]。
2.1 電路結構
自給柵偏壓電路如圖1所示,在此FET的源級串聯(lián)一個電阻RS,當漏極電流流過RS時,在它的兩端將產(chǎn)生壓降,而在輸入匹配網(wǎng)絡中,有柵極電感到地設計(見圖2所示),以致柵極電壓為零,因此使VGS小于零,使得芯片工作在放大區(qū),實現(xiàn)自給柵偏壓。同時,此電路也是一種直流負反饋電路,可以降低整個電路對晶體管自身性能變化的敏感度,提高晶體管靜態(tài)工作點的穩(wěn)定性[5]。實現(xiàn)單電源供電,相比于正負壓單獨供電,此電路結構可有效減小供電電路面積,利于本放大器小型化設計。
圖1 自給柵偏壓電路
由多級放大電路構成的放大器噪聲系數(shù)為:
式中:FN為整個放大器的噪聲系數(shù),F(xiàn)N1、FN2、FN3分別是第1、2、3級的噪聲系數(shù);G1、G2分別是第1、2級的增益[6]。從式(4)可知,第1級低噪聲放大電路的噪聲系數(shù)與增益對整個放大器的噪聲系數(shù)起著決定性作用,其噪聲系數(shù)越小,增益越大,整個電路的噪聲系數(shù)就越小。因此,第1級放大電路基本要按實現(xiàn)最佳噪聲系數(shù)設計,第2級放大電路主要起到增益放大的作用。本文設計也將遵循此原理,前級優(yōu)化噪聲系數(shù)并兼顧回波損耗,后級為最大增益設計,后級放大器增益比前級約高3 dB~4 dB。
圖2為本放大器的電路原理圖,放大器由A1和A2組成的兩級放大電路單元組成。
圖2 放大器原理圖
圖2中的A1和A2為裸管芯FHX13X,皆為GaAs Super HEMT場效應管,低噪聲性能優(yōu)良,且可靠性與穩(wěn)定度高,其尺寸僅為0.45 mm×0.35 mm×0.1 mm,其推薦使用頻率為2 GHz~18 GHz,在12 GHz時,如圖3所示,其靜態(tài)工作點為VDS=2 V,Ids=10 mA時,F(xiàn)HX13X的噪聲系數(shù)優(yōu)于0.5 dB,增益在12 dB以上。
圖3 管芯靜態(tài)工作點參數(shù)
圖3中,V1為78M05穩(wěn)壓裸芯片,圖中所有電阻均采用薄膜電阻,電容均采用高性能的單層電容,高頻電感則利用鍵合金絲進行等效替代,大大實現(xiàn)電路小型化。
2.2 鍵合金絲電路模型
圖4、圖5分別是鍵合金絲的拓撲圖與等效電路圖。從鍵合金絲的等效電路來看,可看成是串聯(lián)電感和并聯(lián)到地電容的分布參數(shù)組合[7]。在高頻頻段,鍵合金絲的分布參數(shù)效應愈趨于明顯,特別是其電感值隨著鍵合金絲的長度變化明顯。
圖6為直徑25μm,拱高為0.2 mm,跨長為0.5 mm的單根鍵合金絲在HFSS中的三維仿真模型,其波端口激勵已嵌入至鍵合線根部,以便排除兩端微帶線帶來的參數(shù)干擾。圖7為計算得到的待測金絲等效電感值與品質因數(shù),從中可見其感值隨著頻率的提高而變大,因此可將其等效為高頻電感使用,完成匹配與調試工作,同時鍵合金絲本身在Ku段品質因數(shù)很高,因此在輸入端引入的損耗很小,利于低噪聲放大設計。
圖4 鍵合金絲拓撲圖
圖5 鍵合金絲等效電路圖
圖6 鍵合金絲HFSS仿真模型
圖7 鍵合金絲等效參數(shù)曲線
2.3 穩(wěn)定性分析
實際中微波場效應晶體管都存在內部反饋,微波管的S12就表示內部反饋量,它是電壓波的反向傳輸系數(shù),S12越大,內部反饋越強,反饋量達到一定強度時,將會引起放大器穩(wěn)定性變壞,甚至產(chǎn)生自激震蕩[8]。微波放大器的穩(wěn)定性判斷條件如下:
式中:D=S11S22-S12S21。當K>1時,放大器處于穩(wěn)定工作狀態(tài)。
在電路結構設計中,放大器管芯的源極與地之間串聯(lián)RLC電路構成直流負反饋,可提高放大器的穩(wěn)定性,有效防止電路自激。
2.4 電路仿真設計
AWR為微波設計常用的電磁仿真軟件,可方便建立電路級模型,展開電路拓撲結構設計,并進行參數(shù)調整優(yōu)化,得到較優(yōu)的噪聲系數(shù),增益等參數(shù)的仿真結果。
本電路基板采用ε=9.8,厚度為0.381 mm的氧化鋁陶瓷基片,濺射金層厚度為4μm。通過不斷仿真優(yōu)化,輸入采用圖2中的L1(并聯(lián)到地電感)、L2(串聯(lián)電感)組合,輸出采用微帶L型枝節(jié)匹配,可以得到較好的輸入輸出阻抗匹配。級間保持較短微帶線連接,即能得到最大增益設計。同時,仿真設計帶寬大于實際使用帶寬,用于補償仿真計算與實際微組裝過程中引入的頻率偏移。
圖8 放大器AWR仿真模型
從仿真優(yōu)化過程中可以得出,在輸入處的金絲鍵合線L1、L2的長度對放大器的噪聲系數(shù)與輸入駐波影響大,參數(shù)調節(jié)可以看出,L2對噪聲系數(shù)影響較大,而L1則同時影響噪聲系數(shù)與輸入駐波。在L1長度為0.9 mm,L2長度為0.3 mm時,其噪聲系數(shù),駐波比仿真最優(yōu)。
經(jīng)過優(yōu)化后,各指標仿真結果如圖9~圖12所示。
圖9 放大器FN仿真曲線
圖10 放大器S21仿真曲線
圖11 放大器S11、S22仿真曲線
圖12 放大器穩(wěn)定系數(shù)K值仿真曲線
本電路為典型的基于薄膜工藝的混合集成電路,所有芯片均采用裸芯片,所有元器件及薄膜陶瓷基片都使用導電膠將其粘接在鍍金盒體中,其電路有效面積尺寸為8 mm×6 mm,除去K連接器外形尺寸為12 mm×10 mm×7 mm,如圖13所示。與傳統(tǒng)封裝LNA相比,如國內巨田微波的JTLA系列相比,性能指標相當(如表1所述),而尺寸面積可減小10倍以上,小型化成果顯著。
圖13 放大器實物圖
LNA微組裝完成后,進行電路調試,校正二維仿真及微組裝過程帶來的差異性。主要手段采用金絲鍵合進行靜態(tài)工作點與匹配網(wǎng)絡的調試,配合設計過程中所預留調試手段(薄膜電阻阻值分階梯設計,匹配網(wǎng)絡調試小島,金絲鍵合長短等),實現(xiàn)狹小空間里的靈活調試,特別是鍵合金絲線L1的根數(shù)與長度,對噪聲系數(shù)與輸入駐波比有較大影響。發(fā)現(xiàn)在一定范圍內,鍵合金絲L1感值越大(即并排到地的鍵合金絲根數(shù)越少,長度越長),噪聲系數(shù)越好,而輸入駐波越差。通過調試,在L1為兩根,長度約為2 mm時,得到一個噪聲系數(shù)與駐波比相對均衡的結果。
采用噪聲系數(shù)分析儀Agilent N8975A對產(chǎn)品進行了測試,噪聲源為346 A,在12 GHz的ENR為4.97 dB。實測結果如圖14所示,從圖中可以看出在12.25~12.75 GHz頻段內噪聲系數(shù)小于1.2 dB。
圖14 放大器FN實測曲線
而與圖9相比,實際比仿真惡化0.5 dB,分析原因首先是來自仿真誤差,采用AWR進行了理想電路級仿真,實際器件與理論模型的偏差會引入一定的不確定性;再者測試時K連接器、波珠以及與微帶線的粘接裝配都會引入額外損耗。具體而言,K連接器與波珠噪聲貢獻約為0.2 dB~0.3 dB;第一級放大器噪聲系數(shù)約為0.8 dB,其中自偏置電阻R3帶來0.1 dB~0.2 dB的噪聲;第2級放大器噪聲系數(shù)約為1.2 dB。
采用矢量網(wǎng)絡分析儀R&S ZVA50對產(chǎn)品進行測試,實測結果如圖15所示,從圖中可以看出,在使用頻段,放大器增益大于22 dB,帶內平坦度優(yōu)于1 dB,駐波比優(yōu)于2∶1。測試以上數(shù)據(jù)時,低噪聲放大器工作電壓為+8 V,工作電流為40 mA。
圖15 放大器S參數(shù)實測曲線
表1為本產(chǎn)品與國內外同類產(chǎn)品的性能比較,可見本產(chǎn)品的性能指標已達到國內先進,但與國外成熟產(chǎn)品還有一定的距離,將是下一步努力的方向與目標。
表1 本產(chǎn)品與國內外同類產(chǎn)品比較
基于薄膜制造工藝與微組裝封裝工藝,本文圍繞裸管芯進行AWR電磁仿真優(yōu)化設計,并探究了鍵合金絲的微波特性。通過金絲鍵合匹配調試,最終實現(xiàn)了一款在12.25~12.75 GHz頻段,噪聲系數(shù)為1.2 dB,整體電路尺寸僅為12 mm×10 mm×7 mm的低噪聲放大器。通過此類LNA設計的探索,即廣泛使用裸芯片,采用鍵合互聯(lián),并將鍵合金絲用于匹配網(wǎng)絡設計,可大大提高調試靈活度,有力實現(xiàn)器件小型化,同時對衛(wèi)星通信,電子對抗等整機接收設備小型化也有很好的推動與促進作用。
[1]Yoon S W.Static and Dynamic Error Vector Magnitudebehavior of 2.4 GHz Power Amplifier[J].IEEE Transactions Microwave Theo?ry and Techniques,2007,55(4):643-647.
[2]吳劍鋒,秦會斌,黃海云,等.低功耗CMOS射頻低噪聲放大器的設計[J].電子器件,2009,32(1):56-59.
[3]王曉遠,周志平,王寧,等.利用ADS設計低噪聲放大器[J].計量與測試技術,2011,38(11):32-35.
[4]陳邦媛.射頻通信電路[M].北京:科學出版社,2006(全書).
[5]程曦,邱義杰.6~18 GHz小型化低噪聲放大器的設計[J].微波學報,2012,28(5):85-88.
[6]David M Pozar.微波工程[M].北京:電子工業(yè)出版社,2008:425-426.
[7]Inder Bahl.Lumped Elements for RF and Microwavecircuits[M]. Artech House,2003:154-155.
[8]齊盛,秦會斌,嚴葉挺.高低增益雙通路射頻低噪聲放大器的設計[J].電子器件,2009,32(5):393-396.
梁 棟(1986-),男,漢族,山東泰安人,工程師,射頻與微波專業(yè),工作單位:中電54所,主要研究微波器件與電路及其小型化,dongl-1986@163.com;
江肖力(1964-),研究員級高級工程師,現(xiàn)任中電54所微組裝中心主任,主要從事于衛(wèi)星通信微波技術與微組裝技術設計與研究。
Design of a Compact Ku Band Low Noise Amplifier*
LIANG Dong,LIU Weiwei,HAN Wei,JIANG Xiaoli*
(CECT54,Shijiazhuang 050081,China)
A compact and low noise amplifier(LNA)was designed and fabricated by using the micro-assembly pro?cess.Micro components were widely selected such as dies,chip capacitors and others.Based on a two stage structure,the circuit EMdesign,optimization and analysis were realized in AWR and HFSS.The bonding wire based on microassembly adjustment method was used to achieve a low noise performance.The fabricated LNA was under a working range from 12.25 GHz to 12.75 GHz,with an associated gain of 20 dB and noise figure as low as 1.2 dB.The final product size was only 12 mm×10 mm×7 mm.
LNA;downsized;bonding wire;micro assembly;AWR;HFSS
TP722.3
A
1005-9490(2016)06-1364-05
1220
10.3969/j.issn.1005-9490.2016.06.017
項目來源:國家自然科學基金項目(61404119)
2015-12-04 修改日期:2016-03-25