李春來，顧 軍，王 寧，徐瑞榮，黎仁剛

(中國(guó)船舶重工集團(tuán)公司第七二三研究所，江蘇 揚(yáng)州 225101)

0 引 言

對(duì)于高速通信系統(tǒng)而言，更傾向于采用背板的交換架構(gòu)來提高整體數(shù)據(jù)的傳輸與處理能力，同時(shí)還增加了系統(tǒng)的可擴(kuò)展性與可維護(hù)性。為了在給定的空間內(nèi)提供更高的數(shù)據(jù)量，背板不但要提高走線密度，還必須提高傳輸速率，從而帶來諸如信號(hào)完整性[1-2]、電源完整性[3-4]、電磁兼容[5-6]等問題困擾著高速電路的設(shè)計(jì)。

當(dāng)前10 Gbps以上高速傳輸協(xié)議如Aurora、JESD204B、PCIE等收發(fā)器大部分使用GTH規(guī)范。

Ansys HFSS 軟件基于模型的物理原型，利用有限元法(FEM)，以變分原理與剖分插值為基礎(chǔ)，把連續(xù)求解區(qū)域分割成一定數(shù)目的小單元，對(duì)給定邊界的泛函求極值而得出麥克斯韋方程組，最終得出整個(gè)研究區(qū)域的電磁場(chǎng)分布情況。有限元法對(duì)涉及材料、邊界、激勵(lì)等求解問題有著廣泛的適應(yīng)性，對(duì)處理非線性、多層介質(zhì)、各向異性介質(zhì)問題有著獨(dú)到優(yōu)勢(shì)。同時(shí)Designer、Siwave與HFSS軟件都?xì)w屬于Ansys公司，并且mentor expedition能夠直接導(dǎo)入Ansys中，這為軟件之間的協(xié)調(diào)仿真帶來了便利。

信號(hào)在網(wǎng)絡(luò)中傳輸時(shí)，主要有3類因素影響信號(hào)質(zhì)量：

(1) 由于板材等固定性因素產(chǎn)生的介質(zhì)損耗、導(dǎo)體損耗[7]等引起信號(hào)衰減。

(2) 多網(wǎng)絡(luò)之間的耦合而引起的信號(hào)串?dāng)_[8]。

(3) 單網(wǎng)絡(luò)傳輸線的內(nèi)部不連續(xù)、端接不連續(xù)等引起信號(hào)反射。

1 傳輸線衰減

高速傳輸線中的信號(hào)衰減主要分為兩部分：一部分是由于導(dǎo)線損耗而引起的；另一部分是由于介質(zhì)材料損耗而引起的。具體公式如下：

Rdb=Rline+Rdiel=

(1)

(2)

式中：Rdb、Rline、Rdiel分別為單位長(zhǎng)度總衰減、導(dǎo)線引起的衰減、介質(zhì)材料引起的衰減；RL、LL、CL、GL為導(dǎo)線單位長(zhǎng)度電阻、串聯(lián)回路電感、電容、介質(zhì)引起的并聯(lián)電導(dǎo)；A為導(dǎo)線損耗系數(shù)；B為介質(zhì)損耗系數(shù)；f為頻率；tan(&)為介質(zhì)損耗正切值；εr為介電常數(shù)。

根據(jù)上式可知，由介質(zhì)損耗而引起的衰減會(huì)隨著傳輸頻率的增加而迅速增加，因此在高頻時(shí)，介質(zhì)損耗占主導(dǎo)地位。

同時(shí)，對(duì)于常規(guī)材料FR4，介電常數(shù)為4.4，介電損耗正切值為0.02；而高速RO4350B材料，介電常數(shù)為3.66，介電損耗正切值為0.003 7。

高頻時(shí)：Rdb(FR4)≈ 0.088·B·f；Rdb(RO4350B)≈ 0.0135·B·f。

根據(jù)GTH規(guī)范性能要求、材料性能、PCB廠商的制板量，背板選用高頻RO4350B材料。

2 背板結(jié)構(gòu)

根據(jù)背板走線密度，需要4層布線層。由于背板表層需加強(qiáng)筋，因而表層無法放置導(dǎo)線。因此背板設(shè)計(jì)為十二層板。具體層疊結(jié)構(gòu)為：信號(hào)層(S1)—電源層(P2)—信號(hào)層(S3)—電源層(P4)—信號(hào)層(S5)—電源層(P6)—電源層(P7)—信號(hào)層(S8)—電源層(P9)—信號(hào)層(S10)—電源層(P11)—信號(hào)層(S12)。

圖1 背板整體效果圖

如圖1所示，對(duì)于采用通用子板的背板，正常電源區(qū)域與布線區(qū)域是通過上下區(qū)域而分開的。

對(duì)于標(biāo)準(zhǔn)板卡，供電電壓總共有+12 V、+5 V、+3.3 V 3種電壓。

對(duì)于電壓傳輸壓降，公式為:

ΔV=I·R=I·ρ·L/(S·N)

(3)

式中：ΔV為電壓壓降；I為供電電流；R為傳輸阻抗；ρ為銅皮電阻率；L為電流傳輸距離；S為電流傳輸橫截面面積；N為銅皮層數(shù)。

根據(jù)公式(3)得出，由于電壓壓降與連接外部電源的接插件到子板電源的長(zhǎng)度L成正比，因此將2個(gè)接插件放置于布線區(qū)域左右，使得2個(gè)接插件到子板電源的總長(zhǎng)度L最低，從而降低電壓壓降。

同時(shí)，對(duì)于常規(guī)背板，電源放置于電源層。由于總共有6層電源層，且整板基本都為高速線，因此，電源層不能進(jìn)行分割以保證高速信號(hào)的完整性。由于需3種電壓，且電壓與地要鄰近，因此每種電壓能夠占用1個(gè)電源層。

然而，此設(shè)計(jì)中背板將電壓走線放置于信號(hào)層，由于布線區(qū)域左右無信號(hào)走線，因此左右區(qū)域可以放置供電銅皮。同時(shí)內(nèi)部4層信號(hào)層都可以放置供電銅皮，因此+12 V可以放置2層，根據(jù)公式(3)可知，增加層數(shù)N可以進(jìn)一步降低電壓壓降。+5 V與+3.3 V可以各放置一層。同時(shí)，其他6層電源層都變?yōu)橥暾貙?，此可以保證地的回流，此為后續(xù)過孔阻抗匹配設(shè)計(jì)提供了有利條件。

3 過孔模型

信號(hào)在網(wǎng)絡(luò)中傳輸時(shí)，當(dāng)某點(diǎn)瞬態(tài)阻抗發(fā)生改變時(shí)(即經(jīng)過阻抗分界面處)，部分網(wǎng)絡(luò)可能會(huì)被反射，其余部分網(wǎng)絡(luò)將繼續(xù)傳輸。

突變點(diǎn)的反射系數(shù)為：

ρ反射=Vreflect/Vin=(Z+-Z-)/(Z++Z-)

(4)

其傳輸系數(shù)為：

ρ傳輸=Vtrans/Vin=(2Z+)/(Z++Z-)

(5)

式中：Vin為輸入電壓；Vreflect為反射電壓；Vtrans為傳輸電壓；Z+為輸出點(diǎn)的瞬態(tài)阻抗；Z-為輸入點(diǎn)的瞬態(tài)阻抗。

因此，保存整條鏈路的阻抗匹配是保證信號(hào)質(zhì)量的基礎(chǔ)條件。然而，對(duì)于高速背板傳輸鏈路而言，過孔與接插件經(jīng)常是突變點(diǎn)。

工程中使用的是能夠傳輸25 Gbps的高速接插件。根據(jù)接插件的要求，背板座子過孔孔徑為0.45 mm，孔間距為1.4 mm。

對(duì)于寄生電容估算結(jié)果為：

C_pad=(AεrTD1)/(D2-D1)[9]

(6)

此外，過孔還存在寄生電感，其數(shù)值估計(jì)為：

L_vialens=Bh[ln(4h/d)+1][9]

(7)

式中：C_pad為過孔寄生電容；A為電容系數(shù)；εr為電路板的相對(duì)介電常數(shù)；T為印制板厚度；D1為焊盤直徑；D2為反焊盤直徑；L_vialens為過孔寄生電感；B為電感系數(shù)；h為過孔長(zhǎng)度；d為過孔直徑。

過孔特性阻抗：

(8)

3.1 焊盤優(yōu)化

根據(jù)公式(6)得出，焊盤的增加能夠增加過孔的寄生電容，因此對(duì)于焊盤的選擇越小越好，同時(shí)對(duì)于工藝要求，焊盤最小半徑必須比過孔半徑大0.101 6 mm，因此，對(duì)于此工程，選擇焊盤半徑為0.330 2 mm。同時(shí)，非功能焊盤即為不連接信號(hào)線的焊盤。圖2所示為當(dāng)增加了非功能焊盤時(shí)，過孔的時(shí)域反射技術(shù)(TDR)阻抗會(huì)降低。這是由于非功能焊盤能夠增加過孔的容性阻抗，從而降低過孔的特性阻抗。同時(shí)，走線層的焊盤能夠防止過孔處信號(hào)線產(chǎn)生斷裂，保證其可靠性。因此為了尋求性能與穩(wěn)定性，高速走線需去除非功能焊盤，保留功能焊盤。

圖2 非功能焊盤對(duì)過孔阻抗影響

3.2 殘樁影響

圖3所示為當(dāng)使用背鉆工藝，只改變殘樁長(zhǎng)度時(shí)，對(duì)于過孔的TDR阻抗變化。從圖中可以得出，過孔的特性阻抗隨著殘樁長(zhǎng)度的增加(背鉆長(zhǎng)度的減小)而減小，因此殘樁越小越好。同時(shí)根據(jù)PCB廠商工藝條件，背鉆工藝下，至少保留0.203 2 mm的殘樁才能保證信號(hào)線的可靠性。因此，本工程應(yīng)用中使用背鉆工藝對(duì)殘樁刻蝕3.403 6 mm。

圖3 殘樁對(duì)過孔阻抗影響

另外，從圖4的殘樁對(duì)插入損耗影響的示意圖可看出，殘樁還能引起殘樁諧振。由于殘樁相當(dāng)于開路，從而形成了波長(zhǎng)諧振器，使得信號(hào)在諧振點(diǎn)的衰減急劇增加，嚴(yán)重影響了信號(hào)質(zhì)量。同時(shí)對(duì)于本工程而言，如果背鉆長(zhǎng)度在0～0.977 9 mm之間時(shí)，諧振頻率在7.5～11.5 GHz之間，對(duì)此段頻率的信號(hào)影響最大。殘樁越小，諧振頻率越大，因此根據(jù)背鉆工藝的要求，選擇殘樁為0.203 2 mm，背鉆長(zhǎng)度為3.403 6 mm的條件。

圖4 殘樁對(duì)過孔插入損耗影響

3.3 反焊盤影響

常規(guī)差分過孔反焊盤形狀為橢圓形，是為了方便于差分對(duì)之間進(jìn)行45°彎曲走線。而對(duì)于本工程而言，由于無需在差分對(duì)之間進(jìn)行彎曲走線，因此可以對(duì)反焊盤形狀進(jìn)行優(yōu)化設(shè)計(jì)。相同長(zhǎng)寬條件下，由于矩形反焊盤面積相較于橢圓形反焊盤增加，根據(jù)公式(6)得出增加的面積將導(dǎo)致過孔與銅平面的寄生電容減小，從而增大過孔的阻抗，因此將反焊盤形狀優(yōu)化設(shè)計(jì)成矩形。

同時(shí)，由于信號(hào)過孔與其旁邊的接地孔之間間距為1.1 mm，對(duì)于常規(guī)反焊盤長(zhǎng)度而言，反焊盤邊界只能靠近回流孔，無法到達(dá)回流孔。

回流孔部分銅皮的過流量：

I=A·L·N·H

(9)

式中：I為過流量；L為銅皮寬度；N為銅皮層數(shù)；H為銅皮厚度；A為電流系數(shù)。

而此工程中電源地層總共有6層，因此，根據(jù)公式(9)得出，由于增加了層數(shù)N，可以適當(dāng)降低銅皮的寬度L，而能夠取得相同的過流量效果。對(duì)于反焊盤而言，根據(jù)公式(6)和公式(8)得出過孔阻抗隨著反焊盤寬度的增加而增加，因此可以回流孔銅皮寬度L保留0.304 8 mm，保持穩(wěn)定回流，從而單個(gè)過孔的反焊盤長(zhǎng)度可以從常規(guī)的1.117 6 mm設(shè)計(jì)成1.930 4 mm，具體效果如圖5所示，整個(gè)差分過孔反焊盤長(zhǎng)度(即單個(gè)過孔反焊盤長(zhǎng)度加上過孔間距)為3.352 8 mm。因此本工程取反焊盤長(zhǎng)度最大值為3.352 8 mm。

3.4 鏈路性能

常規(guī)背板傳輸鏈路如圖6所示，具體子板傳輸線1線長(zhǎng)50.8 mm，背板傳輸線線長(zhǎng)76.2 mm；子板傳輸線2線長(zhǎng)50.8 mm。傳輸線與過孔模型是通過HFSS建立的，同時(shí)，接插件是廠商提供的模型，最終聯(lián)合仿真通過designer實(shí)現(xiàn)。

圖5 過孔形成效果圖

為了實(shí)現(xiàn)優(yōu)化前與優(yōu)化后鏈路傳輸性能的對(duì)比，高速GTH接口標(biāo)準(zhǔn)如表1所示。對(duì)2種鏈路輸入同樣的理想信號(hào)，其中輸入信號(hào)峰峰值為800 mV，上升和下降時(shí)間為40 ps，輸入數(shù)據(jù)碼型為PRBS7的8b10b。

圖6 傳輸鏈路圖

對(duì)于優(yōu)化前鏈路，信號(hào)輸出眼圖如圖7所示，由于過孔沒有優(yōu)化引起的阻抗不匹配與諧振和采用差損較大的FR4材料等原因，引起信號(hào)反射、衰減造成眼圖難以睜開，從而導(dǎo)致GTH收發(fā)器難以正確接收數(shù)據(jù)。

根據(jù)表1的GTH收發(fā)器接收標(biāo)準(zhǔn)，信號(hào)輸入電平峰峰值不低于150 mV才能保證數(shù)據(jù)正確接收。對(duì)于優(yōu)化后鏈路，信號(hào)輸出眼圖如圖8所示，由于采用阻抗優(yōu)化技術(shù)與使用低差損的材料，有利于提高數(shù)據(jù)傳輸質(zhì)量，滿足收發(fā)器接收標(biāo)準(zhǔn)。

4 結(jié)束語

通過對(duì)板材、傳輸線、電源布局、差分過孔等指標(biāo)的分析與仿真優(yōu)化能夠減小信號(hào)傳輸過程中的反射、損耗，減小傳輸誤碼率，調(diào)節(jié)諧振點(diǎn)，提高信號(hào)質(zhì)量。根據(jù)最終仿真結(jié)果，此信號(hào)基本能夠滿足高速GTH收發(fā)器進(jìn)行背板傳輸?shù)臉?biāo)準(zhǔn)。

圖8 鏈路優(yōu)化后信號(hào)輸出眼圖

[1] 張華.高速互連系統(tǒng)的信號(hào)完整性研究[D].南京：東南大學(xué),2005.

[2] 楊章平.高速PCB設(shè)計(jì)中的信號(hào)完整性分析研究[D].成都：電子科技大學(xué),2012.

[3] 李鈺峰.高速PCB電源完整性研究[D].北京：北京郵電大學(xué),2012.

[4] 申偉,唐萬明,王楊.高速PCB的電源完整性分析[J].現(xiàn)代電子技術(shù),2009，32(24)：213-216.

[5] 李明,朱中文,蔡偉勇.電磁兼容技術(shù)研究現(xiàn)狀和趨勢(shì)[J].電子質(zhì)量,2007，21(7)：61-64.

[6] 李素凡.電磁干擾與電磁兼容研究的發(fā)展[J].電氣化鐵道,2001，12(2)：26-28.

[7] 于爭(zhēng).信號(hào)完整性揭秘[M].北京：機(jī)械工業(yè)出版社,2013.

[8] 朱亞地.高速PCB信號(hào)反射及串?dāng)_仿真分析[D].西安：西安電子科技大學(xué),2012.

[9] 房麗麗.ANSYS信號(hào)完整性分析與仿真實(shí)例[M].北京：中國(guó)水利水電出版社,2013.