范 燕 唐 龍

(常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 江蘇常州 213164)

0 引言

脈沖參數(shù)測試儀是以時域瞬態(tài)信號為測量對象的脈沖參數(shù)測量技術(shù)[1]。目前，在數(shù)字通信、雷達(dá)、核物理、計算機、地質(zhì)勘探、力學(xué)、激光、遙感、生物、廣播電視、醫(yī)療電子等眾多領(lǐng)域，脈沖測量技術(shù)應(yīng)用十分廣泛[2]。經(jīng)過最近30年的發(fā)展，脈沖參數(shù)計量測試技術(shù)已成為無線電電子學(xué)計量專業(yè)重要的組成部分。隨著脈沖參數(shù)計量測試技術(shù)的進(jìn)一步發(fā)展和相關(guān)計量參數(shù)研究內(nèi)容的相互滲透，其研究方法更加完善、研究手段更加先進(jìn)，技術(shù)基礎(chǔ)作用也更加明顯[3]。

1 設(shè)計目標(biāo)及原理

本系統(tǒng)預(yù)期目標(biāo)是設(shè)計并制作一個數(shù)字顯示的周期性矩形脈沖信號參數(shù)測量儀，輸入阻抗為50 Ω。同時設(shè)計并制作一個標(biāo)準(zhǔn)矩形脈沖信號發(fā)生器，作為測試儀的附加功能。具體要求：①測量脈沖信號頻率，頻率范圍為10 Hz～2 MHz，測量誤差的絕對值不大于0.1%；②測量脈沖信號占空比D，測量范圍為10%～90%，測量誤差的絕對值不大于2%；③測量脈沖信號幅度，幅度范圍為0.1～10 V，測量誤差的絕對值不大于2%；④測量脈沖信號上升時間，測量范圍為50.0～999 ns，測量誤差的絕對值不大于5%；⑤提供一個標(biāo)準(zhǔn)矩形脈沖信號發(fā)生器，要求：a)頻率為1 MHz，誤差的絕對值不大于0.1%；b)脈寬為100 ns，誤差的絕對值不大于1%；c)幅度為5±0.1 V(負(fù)載電阻為50)；d)上升時間不大于30 ns，過沖不大于5%。

本系統(tǒng)的設(shè)計原理是將輸入的脈沖信號經(jīng)THS300電路緩沖衰減處理后，將信號幅度控制在3.3～5 V范圍，接著利用FPGA控制系統(tǒng)對處理過的信號進(jìn)行等精度測頻及脈寬測量，輸出數(shù)字量傳送給MSP430控制系統(tǒng)進(jìn)行處理，并將結(jié)果在LCD12864上顯示出來。系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。

圖1 系統(tǒng)結(jié)構(gòu)框圖

2 技術(shù)方案分析比較

2.1 測量頻率的論證與選擇

方案一：IAP15F61S單片機。本方案使用IAP15F61S的外部中斷和定時器“0”共同控制下，外部中斷采用上升沿檢測計數(shù)，定時器控制1秒的時間閘門信號，1秒內(nèi)外部中斷累計的脈沖次數(shù)就是信號的頻率。方案簡單易行，成本較低，但是只能測低頻[4]。

方案二：純硬件電路。本方案采用74HC04進(jìn)行放大整形發(fā)送數(shù)碼管，穩(wěn)定性好，但是設(shè)計復(fù)雜，成本較高。

方案三：FPGA和單片機結(jié)合。本方案利用FPGA的高速性和可靠性，對處理過的信號進(jìn)行等精度測頻及脈寬測量，再利用單片機的運算能力，對信號進(jìn)行數(shù)字處理，并將結(jié)果在LCD上顯示出來。本方案FPGA、單片機易編寫，使用方便，滿足本題需要。

方案選擇：綜合以上三種方案，選擇方案三。

2.2 前級電路的論證與選擇

方案一：用繼電器進(jìn)行調(diào)擋，利用反饋電阻的阻值不一樣，進(jìn)行放大和衰減，高速AD進(jìn)行采集。

方案二：壓控放大電路和峰值檢波。波峰檢波電路可以將正弦波和方波取其峰值，進(jìn)行電阻分壓，進(jìn)行采樣后數(shù)值送到液晶顯示。

方案選擇：綜合以上方案，選擇方案二。

2.3 控制系統(tǒng)的論證與選擇

方案一：15系列單片機。價格便宜，性能比51單片機高出很多。但是在高速電路中可能速度不夠，片內(nèi)集成資源少。

方案二：MSP430單片機。低電源電壓范圍，1.8～3.6 V。超低功耗，擁有5種低功耗模式，靈活的時鐘使用模式。高速的運算能力，16位RISC架構(gòu)，125 ns指令周期。豐富的功能模塊，多通道10-14位AD轉(zhuǎn)換器；雙路12位DA轉(zhuǎn)換器；綜合考慮采用MSP430單片機[5]。

方案選擇：綜合以上方案，選擇方案二。

3 功能指標(biāo)實現(xiàn)方法

FPGA片內(nèi)包括等精度測頻模塊、占空比測量模塊、時間檢測模塊、分頻脈沖信號發(fā)生器模塊及數(shù)據(jù)傳輸模塊。

3.1 脈沖信號頻率的測量

測量脈沖信號頻率(如圖2)主要是利用FPGA等精度測量法，以FPGA開發(fā)板上的50 MHz晶振作為基準(zhǔn)頻(Fs)，F(xiàn)PGA對基準(zhǔn)頻計數(shù)為Ns，對被測頻率Fx計數(shù)計為Nx，通過公式：Fx = Fs*Nx/Nx，實現(xiàn)等精度計算測量頻率。

圖2 等精度測頻模塊

3.2 脈沖信號占空比的測量

脈沖信號占空比(如圖3)主要以FPGA開發(fā)板自帶50 MHz作為基準(zhǔn)，通過基準(zhǔn)計數(shù)實現(xiàn)對脈沖信號正負(fù)脈寬的測量，從而實現(xiàn)對脈沖占空比的測量。設(shè)正脈寬為Pn，負(fù)脈寬為Pp，則周期T=Pn+Pp，占空比Du=Pn/T=Pn/(Pn+Pp)。

圖3 占空比測量模塊

3.3 脈沖信號幅度的測量

脈沖幅度測量(如圖4)主要是利用峰值檢波電路，將輸入的脈沖信號整形為等幅的直流信號，然后將直流信號輸入MSP430單片機，MSP430利用自帶的ADC12將電壓信號采集轉(zhuǎn)換成數(shù)字信號，通過數(shù)據(jù)處理得到數(shù)字信號的幅度值。

圖4 時間檢測模塊

3.4 1 MHz矩形脈沖信號發(fā)生器的實現(xiàn)

矩形脈沖信號發(fā)生器(如圖5)主要利用FPGA開發(fā)板自帶的50 MHz晶振50分頻，并通過控制系統(tǒng)內(nèi)部計時控制脈寬為10%[6]。

4 系統(tǒng)軟件設(shè)計分析

測量各參數(shù)軟件流程圖如圖6所示。

圖5 分頻脈沖信號發(fā)生器模塊

圖6 軟件流程圖

5 作品成效總結(jié)分析

1)測頻信號測試結(jié)果(單位HZ/V)如表1：

表1 頻率測試結(jié)果

2)占空比測試結(jié)果(單位/V)如表2：

表2 占空比測試結(jié)果

3)幅度信號測試結(jié)果如表3所示：(單位/V)

表3 脈沖幅度變化的數(shù)據(jù)

所測得的數(shù)據(jù)均在誤差范圍之內(nèi)，達(dá)到了所有的性能指標(biāo)。

6 結(jié)論

本次作品在制作過程中遇到了許多問題，由于題目參數(shù)的要求，測量頻率的范圍最高要達(dá)到2 MHz，測量誤差絕對值不大于0.1%，普通的51單片機無法實現(xiàn)對2 MHz頻率的測量。為了頻率測量的準(zhǔn)確性和穩(wěn)定性，采用FPGA對頻率和占空比的精確測量，并將測量到的數(shù)據(jù)傳送給MSP430單片機進(jìn)行顯示。由于涉及MSP430單片機和FPGA的編程聯(lián)調(diào)，在測試的過程中，出現(xiàn)MSP430無法采集到FPGA傳送的數(shù)據(jù)，這時就需要一級一級進(jìn)行測試，需要對FPGA是否采集到頻率信號進(jìn)行檢測，同時也需要排查接線是否插好，還要檢查單片機的數(shù)據(jù)接收程序和數(shù)據(jù)處理是否有問題，這對處理問題能力的提升有很大幫助。