趙毅 李駿康 鄭澤杰

1)(浙江大學信息與電子工程學院,杭州 310027)

2)(之江實驗室,杭州 310000)

1 引 言

近幾十年來,硅(Si)基集成電路技術一直遵循著摩爾定律在高速發(fā)展(圖1).目前量產(chǎn)級的硅金屬-氧化物-半導體場效應晶體管(metal-oxidesemiconductor field effect transistor,MOSFET)等效溝道長度已經(jīng)接近10 nm,進一步減小溝道長度將導致晶體管出現(xiàn)短溝道效應、速度飽和效應、介電擊穿等一系列負面現(xiàn)象,通過縮小器件尺寸來延續(xù)半導體技術進步的傳統(tǒng)發(fā)展模式正面臨硅材料物理極限的挑戰(zhàn).因此,學術界和產(chǎn)業(yè)界提出了一些新的晶體管技術來繼續(xù)推動摩爾定律的發(fā)展,包括應變技術、新溝道材料和新結構器件[1-5]等.

決定場效應晶體管性能的一個重要參數(shù)是溝道反型層載流子的有效遷移率(effective mobility)[6].即使在短溝道,甚至彈道傳輸器件中,遷移率仍然可以很大程度上影響器件性能[7].應變技術和采用新溝道材料都是提高溝道載流子遷移率的有效手段.應變技術在90 nm以及更先進的集成電路技術中已被廣泛采用[8,9],關于應變對載流子遷移率影響的深入理解至關重要.其次,高遷移率新溝道材料器件技術也逐漸被提上日程,半導體材料Ge因同時具有較高的電子和空穴遷移率而備受青睞[10,11].目前,國際上對Ge器件的研究大都都集中在工藝優(yōu)化上[12-14],對Ge晶體管中載流子的散射機理的研究還不夠深入.此外,絕緣層上半導體器件具有兩個界面,需要考慮更復雜的散射機制[15,16].本文將從應變技術、新溝道材料和新結構器件三個方面分析載流子的散射機制.

圖1 集成電路技術節(jié)點隨時間的演進,圖中提取了90 nm到10 nm技術節(jié)點Fig.1.Evolution of integrated circuit technology nodes:from 90 nm to 10 nm.

2 應變技術

應變技術能夠通過改變溝道材料的能帶結構,從而有效地提高場效應晶體管的溝道載流子遷移率.本文討論的雙軸拉伸應變技術,主要通過改變庫侖散射和表面粗糙度散射來影響晶體管的載流子遷移率.

2.1 應變技術對空穴庫侖散射的影響

我們研究了雙軸拉伸應變對Si pMOSFET中襯底摻雜濃度和界面態(tài)限制的庫侖散射遷移率(μsub和μit)[17].研究發(fā)現(xiàn),對于雙軸拉伸應變 Si pMOSFET來說,隨著襯底濃度的增大,重空穴能級和輕空穴能級互相靠近,加劇了谷間散射,導致溝道空穴遷移率降低(圖2(a)).此外,還有一個重要的庫侖散射來自于界面態(tài)(Dit),研究結果表明,雙軸拉伸應變提高了載流子在輕空穴能級的占據(jù)概率.由于輕空穴能級上的載流子垂直于界面的有效質(zhì)量比重空穴能級要小,其在溝道中的分布也更遠離界面,因此拉伸應變能夠降低由界面態(tài)引起的庫侖散射(圖2(b)).而對于雙軸拉伸應變的Si nMOSFET來說,O.Weber 等人證明情況剛好相反，應變降低了μit且提升了μsub[18]。

2.2 應變技術對表面粗糙度散射的影響

對于工作在高場下的Si MOSFET來說,溝道表面粗糙度散射是影響器件遷移率的主要因素[19].襯底摻雜濃度的提高會引起晶體管工作電場的增大，使得表面粗糙度散射對晶體管載流子輸運的影響也越來越顯著。我們系統(tǒng)地研究了雙軸拉伸應變對表面粗糙度的影響，以及由此導致的電子和空穴遷移率的變化[20].根據(jù)電子和空穴表面粗糙度散射限制遷移率在不同應變下的實驗結果,發(fā)現(xiàn)雙軸拉伸應變能降低電子的表面粗糙度散射,但是并沒有降低空穴的表面粗糙度散射,如圖3所示.進一步地,我們利用超高分辨率的透射電鏡(TEM)技術表征了無應變硅和應變硅晶體管的溝道/氧化物界面,結果發(fā)現(xiàn),由于硅襯底中存在應力,應變硅晶體管的表面粗糙度顯著比無應變硅的小(圖3(b)),從而減弱了電子的表面粗糙度散射.在此基礎上,提出了一種新的利用TEM圖像計算MOSFET表面粗糙度散射影響遷移率的方法[21],利用該方法計算得到的表面粗糙度限制遷移率與實際在低溫下的測試結果基本吻合.

圖2 (a)拉伸應變和襯底濃度對空穴子能帶結構的影響;(b)雙軸拉伸應變對電子空穴μit影響的示意圖[17]Fig.2.(a)Effects of tensile biaxial strain and Nsub on the hole subband structure;(b)schematic diagram of the interpretation for the effect of biaxial tensile strain on μit of electrons and holes[17].

圖3 (a)應變對電子和空穴表面粗糙度散射的影響;(b)無應變硅和應變硅溝道表面粗糙度[20]Fig.3.(a)Low-temperature electron and hole mobility versus Ns for Si and s-Si with different amounts of strain;(b)TEM photographs of Si and s-Si(10% Ge and 35% Ge)Si/SiO2 interfaces[20].

3 新溝道材料

3.1 Ge nMOSFET中電子的散射機制

不同于Si,Ge nMOSFET由于高場下載流子在Δ能谷中的占據(jù)率提高,會引入L能谷與Δ能谷的谷間散射,導致了高場散射機制的復雜化.我們研究了Ge(100),(110),(111)nMOSFET中電子的庫侖散射和表面粗糙度散射[22].通過自洽求解薛定諤-泊松方程,并結合實驗測試結果,計算分析了電子的聲子散射限制遷移率(μph)和表面粗糙度散射限制遷移率(μsr),提出了Ge溝道中電子的散射機制的統(tǒng)一模型(圖4).對于Ge(100)nMOSFET,高場下聲子散射仍然是影響晶體管遷移率的主要散射機制,而非表面粗糙度散射.因此,僅僅改善界面的粗糙度很難有效地提升Ge(100)nMOSFET的高場遷移率.而對于Ge(111)和(110)nMOSFET,在高場下,谷間散射減小,同時載流子重新分布進入具有較高μph的L//能谷,因而可以通過改善表面粗糙度來提升電子的高場遷移率.

3.2 SiGe量子阱pMOSFET中的合金散射

由于SiGe襯底具有很高的空穴遷移率,并且與Si基金屬氧化物半導體(CMOS)工藝兼容性較高,因而采用SiGe溝道的pMOSFET是目前新材料器件研究領域的熱點之一[23].我們研究了sSi/Si0.5Ge0.5/sSOI量子阱pMOSFET輸運特性,分析了SiGe量子阱pMOSFET中空穴的分布,提取了在室溫和低溫下的空穴遷移率(圖5(a)),并利用以下公式來研究合金散射對空穴遷移率的影響:

圖5(b)的計算結果表明,合金散射主要作用于有效電場強度(Eeff)比較小的區(qū)域,μalloy對Eeff的依賴關系要弱于μph的Eeff－0.3.因而,合金散射對于正常工作于高場條件的SiGe量子阱pMOSFET影響不大.另外,減小SiGe層厚度可以降低合金散射的影響.

圖4 不同晶面的Si及Ge nMOSFET中的電子輸運模型[20]Fig.4.Electron transport models in Si and Ge nMOSFETs with different crystal faces[20].

圖5 (a)SiGe量子阱pMOSFET在300 K和15 K下的遷移率;(b)根據(jù)實驗結果計算出的SiGe量子阱pMOSFET中空穴μalloy+phonon隨Ninv的變化[23]Fig.5.(a)Extracted effective hole mobilities of the QW p-MOSFET at 15 and 300 K;(b)μphonon+alloy obtained from the extracted hole mobility at 300 and 15 K[23].

4 新結構器件

GeOI MOSFET是一種很有潛力的新結構晶體管,能夠很好地抑制晶體管的短溝道效應,同時具有較高的載流子遷移率.但是由于其器件結構的特殊性,GeOI MOSFET具有上下兩個MOS界面,載流子受散射作用的影響更加明顯,且作用機理十分復雜.

4.1 絕緣層上鍺(germanium-on-insulator,GeOI)pMOSFET中空穴的散射機制

X.Yu 等人研究了 GeOI p-MOSFET 遷移率對 Ge 薄膜厚度的依賴關系，溝道最薄僅為 2 nm[24].研究發(fā)現(xiàn),空穴遷移率受到 Ge 膜厚度影響，當 Ge薄膜變薄時,空穴受到上下界面的影響更加嚴重,空穴受到的庫侖散射及聲子散射增強,使空穴的遷移率降低.尤其是在Ge膜厚度小于5 nm時,Ge薄膜厚度的不均勻直接限制了載流子在其中的輸運特性.進一步對傳統(tǒng)晶體管的載流子散射模型進行了修正,以適用于超薄GeOI晶體管,新的模型凸顯了Ge溝道厚度對遷移率的影響(圖6).

由于GeOI晶體管的特殊結構(gate/gate oxide/Ge/BOX/Si),我們對 GeOI pMOSFET中背面電壓(VBG)對空穴遷移率調(diào)控作用進行了研究[25].研究發(fā)現(xiàn),VBG對GeOI晶體管遷移率有著明顯的調(diào)控作用.圖7提取了不同Ns數(shù)值下空穴有效遷移率.可以發(fā)現(xiàn),當施加一個正向的VBG時,溝道中的空穴分布更加靠近柵氧/Ge界面.因此,由Dit引起的庫侖散射以及表面粗糙度散射會更加嚴重,結果表現(xiàn)為空穴遷移率降低.當VBG為負時,情況則剛好相反.

圖6 超薄GeOI 晶體管中的載流子輸運模型[24]Fig.6.Carrier transport model in ultra-thin GeOI MOSFETs[24].

圖7 GeOI pMOSFET空穴有效遷移率隨VBG的變化情況[23]Fig.7.Hole mobility of UTB GeOI pMOSFETs with applying different VBG[23].

上述分析可以再次證明,Ge/BOX、Ge/柵氧界面是影響GeOI晶體管遷移率的重要因素,尤其是當Ge膜很薄時,受到由Dit引起的庫侖散射及表面粗糙度散射會大大增強.

4.2 GeOI nMOSFET中電子的散射機制

W.H.Chang 等人研究了 GeOI nMOSFET電子遷移率隨溝道厚度的變化情況[26]。研究發(fā)現(xiàn)，當溝道厚度大于 10 nm 時，隨著厚度的變薄，電子受到的庫倫散射和表面粗糙度散射愈加明顯，因此電子遷移率隨 Ge 膜厚度減小而降低(圖8(a)); 而當Ge膜低于10 nm時,由于量子效應,電子在能級中的占據(jù)率會重新分配,L能谷中的一部分電子會躍遷至Γ能谷,引起了電子有效質(zhì)量的減小,從而提升遷移率(圖8(b)).

圖8 (a)電子遷移率與Ge厚度關系;(b)不同Ge厚度下電子在能級中的分布情況[26]Fig.8.(a)Tbody dependence of effective electron mobility characteristics;(b)band structure of UTB GeOI nMOSFET under different channel thickness[26].

5 結 論

本文從應變技術、新溝道材料和新器件結構三個角度研究了載流子輸運中的散射機制。應變技術可以有效提高載流子遷移率，但是對于電子和空穴的作用不同。在低場時，雙軸拉伸應力減弱了襯底摻雜對電子的庫侖散射，但增強了對空穴的庫侖散射，同時，雙軸拉伸應力提高了界面態(tài)對電子的散射，降低了界面態(tài)對空穴的散射；在高場時，雙軸張應力降低了電子的表面粗糙度散射，但是并沒有降低空穴的表面粗糙度散射，該結果通過一種新的利用 TEM 圖像計算 MOS器件粗糙度散射影響的遷移率的方法得到驗證。對于Ge nMOSFET，電子在不同晶面的 Ge 溝道中受到的散射機制不同，Ge(100)nMOSFET 在高場條件下聲子散射仍然是影響遷移率的主要散射機制，而在 Ge(111)、(110)nMOSFET 中，表面粗糙度散射占主導地位。在 SiGe 量子阱 pMOSFET 中，合金散射主要作用于有效電場強度比較小的區(qū)域，而對高場遷移率影響不大。對于GeOI MOSFET，由于存在上下兩個界面，載流子輸運會受到上下兩個MOS 界面的散射，其作用機理更加復雜，界面質(zhì)量及 Ge 膜厚度均影響載流子的散射過程。