姚茂群，孫 曦，周 旋

(1. 杭州師范大學(xué)信息科學(xué)與工程學(xué)院，浙江 杭州 311121； 2. 杭州師范大學(xué)錢江學(xué)院，浙江 杭州 310018)

目前集成電路行業(yè)的功耗過(guò)大問(wèn)題越來(lái)越嚴(yán)重，而電流型電路在解決功耗問(wèn)題方面具有優(yōu)越性[1].電流型電路能夠在較低的電源電壓下工作，并且功率不會(huì)隨著工作頻率的提高發(fā)生太大的變化[2].同時(shí)，CMOS電路具有較低的靜態(tài)功耗，且允許較寬的電源電壓范圍.因此，電流型CMOS電路一直深受國(guó)內(nèi)外的極大關(guān)注[3].

數(shù)據(jù)選擇器是一種通用性很強(qiáng)的邏輯部件，除了可以實(shí)現(xiàn)組合邏輯設(shè)計(jì)外，還可用做分時(shí)多路傳輸電路、函數(shù)發(fā)生器及數(shù)碼比較器等電子器件，在集成電路領(lǐng)域有著十分廣泛的應(yīng)用.本文通過(guò)閾算術(shù)代數(shù)系統(tǒng)，基于和圖的電流型設(shè)計(jì)方法，提出了一種新型電流型CMOS數(shù)據(jù)選擇器，它能夠?qū)崿F(xiàn)任意二值三變量的函數(shù)電路，也大大降低了原有數(shù)據(jù)選擇器的功耗.

1 閾算術(shù)代數(shù)系統(tǒng)

1.1 閾算術(shù)代數(shù)系統(tǒng)的定義

以非負(fù)運(yùn)算(這里不做討論)、算術(shù)運(yùn)算及閾算術(shù)運(yùn)算為基本運(yùn)算構(gòu)成的代數(shù)系統(tǒng)，我們稱為閾算術(shù)代數(shù)系統(tǒng)，而閾算術(shù)函數(shù)就是其邏輯關(guān)系的解析.閾算術(shù)函數(shù)的值為一切自然數(shù).為了便于區(qū)分，本文規(guī)定邏輯函數(shù)都表示成小寫f，閾算術(shù)函數(shù)都表示成大寫F，在邏輯函數(shù)中“·”表示“與”運(yùn)算，“+”表示“或”運(yùn)算，而在閾算術(shù)函數(shù)中“·”表示算術(shù)乘法運(yùn)算，“+”則表示算術(shù)加法運(yùn)算，表示乘法的點(diǎn)符也可以省略[4].

1.2 基本運(yùn)算及性質(zhì)

第一，閾算術(shù)代數(shù)系統(tǒng)提出了一個(gè)完備運(yùn)算集，在該完備運(yùn)算集中定義了信號(hào)變量x,y,z∈(1,2,3,…,m)，閾值t,t1,t2∈(0.5,1.5,…,m-0.5)，并且m為大于或等于零的整數(shù)[5].

第二，在聯(lián)結(jié)運(yùn)算的基礎(chǔ)上，閾算術(shù)代數(shù)系統(tǒng)更進(jìn)一步地提出了閾算術(shù)運(yùn)算.

定義1高閾算術(shù)運(yùn)算：

(1)

定義2低閾算術(shù)運(yùn)算：

(2)

定義3雙閾算術(shù)運(yùn)算：

(3)

1.3 閾算術(shù)函數(shù)的算術(shù)乘法運(yùn)算和算術(shù)加法運(yùn)算

定義4算術(shù)乘法運(yùn)算：〈x〉t1·〈y〉t2.

乘法運(yùn)算可以通過(guò)串聯(lián)運(yùn)算[6]得到，如圖1所示.輸出f即為〈x〉t1·〈y〉t2.

定義5算術(shù)加法運(yùn)算：〈x〉t1+〈y〉t2.

加法運(yùn)算可以通過(guò)并聯(lián)運(yùn)算得到，如圖2所示.輸出f即為〈x〉t1+〈y〉t2.

圖1 算術(shù)乘法運(yùn)算Fig.1 Arithmetic multiplication圖2 算術(shù)加法運(yùn)算Fig.2 Arithmetic addition

1.4 和圖

在閾算術(shù)代數(shù)系統(tǒng)中，有著與K圖(卡諾圖)類似的圖形表示——和圖[7].和圖與K圖的坐標(biāo)排列是完全一樣的，小格內(nèi)的填入值對(duì)應(yīng)于閾算術(shù)函數(shù)值的大小.在K圖中，不會(huì)出現(xiàn)函數(shù)值大于1的情況，但是在和圖中，閾算術(shù)函數(shù)取值范圍為自然數(shù)，從函數(shù)值域上看，閾算術(shù)函數(shù)包含邏輯函數(shù).總之，K圖小格內(nèi)填入的值僅為0或者1，而和圖的小格內(nèi)可以填入除0和1外的其他自然數(shù).為了與邏輯函數(shù)的K圖對(duì)應(yīng)方便，將和圖的結(jié)構(gòu)設(shè)成與K圖相似，閾算術(shù)函數(shù)的函數(shù)值填入對(duì)應(yīng)的和圖的方格內(nèi).圖3為三變量二值閾算術(shù)函數(shù)F(x1,x2,x3)的和圖.用和圖來(lái)表示閾算術(shù)函數(shù)有以下兩大優(yōu)點(diǎn)：

1) 比較復(fù)雜的閾算術(shù)函數(shù)式也可以化簡(jiǎn)，不過(guò)由于應(yīng)用了非負(fù)運(yùn)算和閾算術(shù)運(yùn)算，往往很難對(duì)閾算術(shù)函數(shù)直接進(jìn)行化簡(jiǎn).和圖的表示使閾算術(shù)函數(shù)的特點(diǎn)更加清晰，即使不同閾算術(shù)函數(shù)式的形式差別很大，只要和圖相同，那么它們也是等價(jià)的；

2) 閾算術(shù)函數(shù)相互間的運(yùn)算可以由對(duì)應(yīng)的和圖得到，圖形化的表示方法能夠使運(yùn)算過(guò)程變得直觀和簡(jiǎn)單.以二值三變量閾算術(shù)函數(shù)F′(x1,x2,x3)=2x1x2+3x3為例，根據(jù)函數(shù)表達(dá)式，便可得到相應(yīng)的和圖，如圖4所示.

圖3 F(x1,x2,x3)的和圖Fig.3 The HE map of F(x1,x2,x3)圖4 F'x1,x2,x3 的和圖Fig.4 The HE map of F'(x1,x2,x3)

2 基于閾算術(shù)代數(shù)系統(tǒng)的新型數(shù)據(jù)選擇器

2.1 含有1個(gè)非門

可以畫出邏輯電路圖如圖7所示.

圖5 ABC的K圖Fig.5 The K figure of ABC圖6 F'1的目標(biāo)和圖Fig.6 The target HE map of F'1圖7 F1的電路實(shí)現(xiàn)Fig.7 Circuit implementation of F1

同理可以得到

以及它們各自對(duì)應(yīng)的邏輯電路圖(圖8和圖9).

2.2 含有2個(gè)非門

可以畫出邏輯電路圖如圖12所示.

圖8 F2的電路實(shí)現(xiàn)Fig.8 Circuit implementation of F2圖9 F3的電路實(shí)現(xiàn)Fig.9 Circuit implementation of F3

圖10 ABC的K圖Fig.10 The K figure of ABC圖11 F'2的目標(biāo)和圖Fig.11 The target HE map of F'2圖12 F4的電路實(shí)現(xiàn)Fig.12 Circuit implementation of F4

同理可以得到

以及它們所對(duì)應(yīng)的邏輯電路圖(圖13和圖14).

圖13 F5的電路實(shí)現(xiàn)Fig.13 Circuit implementation of F5圖14 F6的電路實(shí)現(xiàn)Fig.14 Circuit implementation F6

2.3 含有3個(gè)非門

可以畫出邏輯電路圖如圖17所示.

圖15 ABC的K圖Fig.15 The K figure of ABC圖16 F'3的目標(biāo)和圖Fig.16 The target HE map of F'3圖17 F7的電路實(shí)現(xiàn)Fig.17 Circuit implementation of F7

2.4 沒(méi)有非門

ABC的K圖見(jiàn)圖18.觀察K圖，構(gòu)造一個(gè)閾算術(shù)函數(shù)F′4=A+B+C，該函數(shù)對(duì)應(yīng)的目標(biāo)和圖如圖19所示.根據(jù)目標(biāo)和圖的特征，最終構(gòu)建一個(gè)閾算術(shù)函數(shù)：

F8(A,B,C,x7)=ABC·x7=〈A+B+C〉2.5〈x7〉0.5，

可以畫出邏輯電路圖如圖20所示.

圖18 ABC的K圖Fig.18 The K figure of ABC圖19 F'4的目標(biāo)和圖Fig.19 The target HE map ofF'4圖20 F8的電路實(shí)現(xiàn)Fig.20 Circuit implementation of F8圖21 總電路圖Fig.21 General circuit diagram

2.5 新型數(shù)據(jù)選擇器

該數(shù)據(jù)選擇器就是將這8個(gè)部分的輸出端并聯(lián)到一起，在每一部分的輸入端，當(dāng)輸入電流信號(hào)為正即為流入，輸入電流信號(hào)為負(fù)即為流出.只需要通過(guò)x0,x1,x2,x3,x4,x5,x6,x7電流信號(hào)的0，1輸入來(lái)選擇要輸出的信號(hào)，1表示輸入該信號(hào)，0表示不輸入該信號(hào)，從而起到選擇數(shù)據(jù)的作用.總的邏輯電路圖如圖21所示.

2.6 舉例說(shuō)明

(1) 首先將該函數(shù)化簡(jiǎn)成最小項(xiàng)的形式：

對(duì)應(yīng)于G(A,B,C,x0,x1,x2,x3,x4,x5,x6,x7)，可得x0=1，x1=0，x2=0，x3=0，x4=0，x5=1，x6=1，x7=1.

(2) 把0，5，6，7的邏輯電路信號(hào)輸入邏輯值都設(shè)為1，其余的邏輯值都設(shè)為0.

(3) 模擬電路.采用TSMC180 nm工藝參數(shù)在軟件Hspice C-2009.09上對(duì)電路進(jìn)行Hspice[9]模擬，對(duì)應(yīng)于邏輯值1的電流為10 μA，這里vdd均采用1.8 V，模擬得到的電路瞬態(tài)特性如圖22所示.模擬結(jié)果表明，所設(shè)計(jì)電路具有正確的邏輯功能，電路的瞬時(shí)功耗為263.3 μW，體現(xiàn)了電流型電路功耗低的特點(diǎn).

圖22 瞬態(tài)波形Fig.22 Transient waveform

3 總結(jié)

從電流型電路功耗低這一點(diǎn)出發(fā)，通過(guò)閾算術(shù)代數(shù)系統(tǒng)，運(yùn)用和圖設(shè)計(jì)電路，提出了一種新型電流型CMOS數(shù)據(jù)選擇器，經(jīng)過(guò)實(shí)例驗(yàn)證，該數(shù)據(jù)選擇器能實(shí)現(xiàn)任意二值三變量函數(shù)，功耗更低，速度更快.但是該數(shù)據(jù)選擇器電路圖較為復(fù)雜，性能不穩(wěn)定，因此進(jìn)一步還可以從三變量、多變量、三值、多值邏輯函數(shù)等方面[10]繼續(xù)探索研究簡(jiǎn)潔、高效的電路設(shè)計(jì)，使該數(shù)據(jù)選擇器變得更加通用.