楊 毅，黃海生，李 鑫，董明月

0 引言

全球衛(wèi)星導(dǎo)航系統(tǒng)（global navigation satellite system，GNSS）接收機(jī)中射頻芯片接收到的信號(hào)需要經(jīng)過濾波放大和下變頻。電路中下變頻就是在本地產(chǎn)生 1個(gè)特定頻率的正弦信號(hào)與輸入信號(hào)相乘，然后濾除掉高頻分量，保留中頻分量[1]。本地正弦信號(hào)是由本地的晶振產(chǎn)生的時(shí)鐘信號(hào)，經(jīng)過倍頻，然后經(jīng)過小數(shù)分頻，得到1個(gè)特定的時(shí)鐘信號(hào)。由于本地晶振頻率不同，需設(shè)置不同的小數(shù)分頻器、不同頻率的晶振，得到的目標(biāo)頻率雖然相同，但是會(huì)產(chǎn)生不同的雜散[2]。所以，本文研究設(shè)計(jì)利用Sigma-delta調(diào)制器的特性，使芯片在任何情況下都擁有較低的相位雜散[3]，并針對(duì)調(diào)制器輸出序列周期太短導(dǎo)致的結(jié)構(gòu)寄生問題，在調(diào)制器輸入端加入1個(gè)變形m序列進(jìn)行改善，具體電路采用Verilog HDL實(shí)現(xiàn)，設(shè)計(jì)出1種應(yīng)用于GNSS射頻芯片的小數(shù)分頻電路。

1 小數(shù)分頻器原理

1.1 鎖相環(huán)頻率合成器原理

射頻芯片采用鎖相環(huán)頻率合成器產(chǎn)生本地正弦信號(hào)，其工作方式為：鑒頻鑒相器（phase frequency detector，PFD）對(duì)內(nèi)部分頻結(jié)果 Fdiv與外部晶振信號(hào)Fref進(jìn)行對(duì)比產(chǎn)生脈沖信號(hào)[4]，作用于電荷泵（charge pump，CP）控制環(huán)路濾波器（loop filter，LPF）輸出電壓 VL的值，VL控制壓控振蕩器（voltage controlled oscillator，VCO）產(chǎn)生信號(hào)Fpll[5]，F(xiàn)pll經(jīng)過分頻器產(chǎn)生頻率 Fdiv，使得 Fdiv朝著更加接近Fref的方向變化；當(dāng) Fdiv與Fref同頻同相，CP的輸出電壓穩(wěn)定后，VCO產(chǎn)生穩(wěn)定的頻率使鎖相環(huán)鎖定[5]?？偪驁D如圖1所示。

圖1 鎖相環(huán)頻率合成器總框圖

圖1 中，虛線框所示為Verilog HDL設(shè)計(jì)實(shí)現(xiàn)的 N.F小數(shù)分頻器，由 N count分頻計(jì)數(shù)電路、Sigma-delta調(diào)制器電路以及Dither抖動(dòng)電路構(gòu)成，圖中 N_frac與 N_int分別為輸入的分頻比的小數(shù)與整數(shù)部分，Ndiv為電路內(nèi)部產(chǎn)生的瞬時(shí)分頻比，P/P+1 Prescaler為前置雙模預(yù)分頻器。

1.2 小數(shù)分頻器電路實(shí)現(xiàn)

數(shù)字電路進(jìn)行小數(shù)分頻時(shí)，每1個(gè)瞬時(shí)進(jìn)行的是整數(shù)分頻，然后在 1個(gè)周期內(nèi)得到統(tǒng)計(jì)意義上的小數(shù)分頻結(jié)果[6]。

N count分頻計(jì)數(shù)電路設(shè)計(jì)如圖2所示。圖2中Input Reg為輸入信號(hào)寄存器，aclk為中間控制信號(hào)，Mod為預(yù)分頻器控制信號(hào)。在N count電路得到 1個(gè)來自調(diào)制器的 8位分頻比 Ndiv[7:0]后，將M與A計(jì)數(shù)器置數(shù)。將Ndiv [2:0]輸入到A計(jì)數(shù)器中，Ndiv [7:3]輸入到M計(jì)數(shù)器中，并將Mod信號(hào)置1，使得前置分頻器按P+1分頻模式工作，M與A計(jì)數(shù)器同時(shí)對(duì)預(yù)分頻器輸出頻率開始計(jì)數(shù)。由于M計(jì)數(shù)器量程k大于A計(jì)數(shù)器量程s，所以A計(jì)數(shù)器先計(jì)滿s個(gè)脈沖，通過滿量程識(shí)別電路將Mod信號(hào)置為0，使前置分頻器進(jìn)行P分頻，當(dāng)M計(jì)到滿量程狀態(tài)，即再計(jì)（k-s）個(gè)脈沖，aclk置 1，電路對(duì)下1個(gè)分頻比開始計(jì)數(shù)。

于是在1個(gè)分頻周期中，共計(jì)s次P+1分頻，計(jì)（k-s）次的P分頻，所以1次分頻中的分頻比Ndiv為

設(shè)計(jì)采用8/9分頻器，所以在1個(gè)周期中得到的分頻比為Ndiv=8k+s。M計(jì)數(shù)器取值為2~31，A計(jì)數(shù)器的取值為0~7，由此算得電路輸入分頻比范圍為：16（2×8）~255（31×8+7），由于工作頻率過高，預(yù)分頻電路由CMOS全定制搭建[5]。

圖2 N count分頻計(jì)數(shù)電路

2 Sigma-delta調(diào)制器電路

2.1 小數(shù)雜散產(chǎn)生原因

電路在進(jìn)行P或P+1分頻時(shí)，F(xiàn)div與Fref的相位差會(huì)導(dǎo)致 PFD的輸出形成相位累加或遞減[7]，會(huì)使得 VCO的控制電壓存在 1個(gè)重復(fù)性的紋波，當(dāng)這一紋波作用于VCO時(shí)，將產(chǎn)生在載波附近偏移倍數(shù)諧波頻點(diǎn)上的邊帶，這些邊帶被稱為小數(shù)雜散[8]。這些邊帶將對(duì)射頻系統(tǒng)產(chǎn)生嚴(yán)重影響，所以需要對(duì)小數(shù)雜散進(jìn)行調(diào)制處理。

2.2 MASH1-1-1 Sigma-delta 調(diào)制器

Sigma-delta調(diào)制器用于消除小數(shù)雜散已有廣泛研究[1]，MASH型調(diào)制器就是用多個(gè)1階Sigmadelta調(diào)制器進(jìn)行級(jí)聯(lián)[9]，相對(duì)于只使用1階調(diào)制器的小數(shù)分頻電路，MASH結(jié)構(gòu)調(diào)制器對(duì)小數(shù)雜散有更好的抑制作用[10]?？紤]電路穩(wěn)定性以及過高的電路復(fù)雜度帶來的設(shè)計(jì)以及功耗問題等因素，設(shè)計(jì)采用3個(gè)1階Sigma-delta調(diào)制器級(jí)聯(lián)的結(jié)構(gòu)，即為MASH1-1-1結(jié)構(gòu)，其z域模型如圖3所示。

圖 3 MASH1-1-1 Sigma-delta調(diào)制器

其傳輸函數(shù)為

式中：N1~N3為每級(jí)調(diào)制器的輸出結(jié)果； Eq1~Eq3為每級(jí)輸入的量化噪聲，級(jí)聯(lián)后可得

式中△Ndiv為調(diào)制器產(chǎn)生的調(diào)制序列。式（5）表明：向MASH1-1-1調(diào)制器輸入數(shù)值F(Z)后，經(jīng)過多個(gè)參考周期平均后，得到結(jié)果F(Z)+Q；Q是整個(gè)MASH結(jié)構(gòu)輸出量化誤差總值，由于成型后的量化誤差大部分處于高頻處，從而在其作用于VCO之前被低通濾波器濾除；MASH1-1-1 Sigmadelta調(diào)制技術(shù)從根本上消除了小數(shù)分頻帶來的小數(shù)雜散。

2.3 MASH1-1-1調(diào)制電路設(shè)計(jì)與實(shí)現(xiàn)

圖 4所示為 MASH1-1-1型調(diào)制器電路結(jié)構(gòu)，設(shè)計(jì)采用3個(gè)21 bit流水線加法器Add和20 bit寄存器 Reg實(shí)現(xiàn)累加以及量化功能，輸入的小數(shù)部分為20 bit，每次在小數(shù)部分輸入后，將其在最高位接 0拼接成 1個(gè) 21 bit的數(shù)據(jù)后送入第 1級(jí)加法器中，調(diào)制器開始工作。

圖4中虛線框是噪聲整形電路，3個(gè)加法器每個(gè)時(shí)鐘周期輸出的第 21位作為加法器的進(jìn)位輸出，相當(dāng)于量化器的輸出結(jié)果，3個(gè)進(jìn)位值（q1~q3）控制噪聲整形電路，產(chǎn)生-3~4的調(diào)制序列[3]，輸入的整數(shù)部分（N_int）與產(chǎn)生的調(diào)制序列求和得到8 bit的分頻比（Ndiv），輸入到 N count分頻計(jì)數(shù)電路中產(chǎn)生分頻結(jié)果Fdiv。

3 調(diào)制器結(jié)構(gòu)寄生及其解決方案

3.1 調(diào)制器結(jié)構(gòu)寄生產(chǎn)生原因

電路工作時(shí)輸入的小數(shù)值（.F）需根據(jù)加法器位數(shù)b用公式：.F=N_frac/2b將其擴(kuò)展為b位的2進(jìn)制數(shù)，對(duì)于第1級(jí)加法器輸出結(jié)果，若N_frac為奇數(shù)，則其輸出序列周期T=2b；若N_frac為偶數(shù)，先算得N_frac與2b的最大公約數(shù)2n，則第1級(jí)加法器的輸出序列周期為T=2(b-n)；

第2級(jí)、第3極的加法器輸出周期為第1級(jí)加法器輸出周期的 2倍，最終調(diào)制器輸出的調(diào)制序列周期為第3級(jí)加法器的輸出周期2T[7]。

分析可得，N_frac是奇數(shù)時(shí)，MASH 1-1-1結(jié)構(gòu)調(diào)制器的輸出結(jié)果可以呈現(xiàn)出極長的周期，但對(duì)于輸入數(shù)值 N_frac為偶數(shù)的部分?jǐn)?shù)值，例如：預(yù)期的小數(shù)為 0.5、0.25、0.75等時(shí)，調(diào)制器輸出序列存在周期極短的情況，由此形成了MASH型調(diào)制器固有的雜散譜，稱為結(jié)構(gòu)寄生，若不進(jìn)行處理，則會(huì)使小數(shù)分頻器的輸出產(chǎn)生大量雜散，影響整個(gè)電路的性能。

3.2 調(diào)制器結(jié)構(gòu)寄生解決方案

為了解決調(diào)制器結(jié)構(gòu)寄生問題，需要打破調(diào)制器輸出序列的固有周期，于是在調(diào)制器的輸入部分加入了1個(gè)產(chǎn)生偽隨機(jī)序列的抖動(dòng)電路，以1階 Sigma-delta調(diào)制器數(shù)學(xué)模型為例，如圖 5所示。

圖5 1階調(diào)制器數(shù)學(xué)模型

根據(jù)圖5所示數(shù)學(xué)模型可得，輸出序列y[n]為

式中：輸入信號(hào) c[n]=Ma，a是預(yù)期的小數(shù)，M=2b，b為加法器位數(shù)；r[n]為注入的偽隨機(jī)序列；eq[n]為輸入的量化噪聲。對(duì)y[n]在輸出周期N內(nèi)求和可得

因?yàn)榱炕肼暰哂邪自肼暤男再|(zhì)[6]，所以eq[N]= eq[0]，可得

式中Rˉ是隨機(jī)序列在周期N內(nèi)的平均值。若Rˉ=0，則式（8）可化簡得

由式（9）可得，輸出序列y[n]的平均值取決于輸入序列 c[n]的平均值，等于預(yù)期的小數(shù)值，所以加入1個(gè)周期N內(nèi)平均值為0的偽隨機(jī)序列并不改變調(diào)制器輸出結(jié)果的均值，只會(huì)改變輸出結(jié)果的周期長度，能有效抑制調(diào)制器的結(jié)構(gòu)寄生。

3.3 Dither抖動(dòng)電路實(shí)現(xiàn)

m序列作為1種典型的偽隨機(jī)序列，易用數(shù)字電路實(shí)現(xiàn)，所以設(shè)計(jì)采用m序列來實(shí)現(xiàn)抖動(dòng)電路。

由于m序列的輸出為0和1，不能直接使用，所以將輸出轉(zhuǎn)化為-1和1，但個(gè)數(shù)相差為1，隨機(jī)序列的均值不為0，加入調(diào)制器會(huì)使輸出均值不等于輸入均值，但當(dāng)輸出序列周期足夠長時(shí)，誤差基本可以忽略。設(shè)計(jì)最終采用24級(jí)的反饋移位寄存器來實(shí)現(xiàn)m序列，該序列的特征多項(xiàng)式為

電路結(jié)構(gòu)如圖6所示。

圖 6 Dither抖動(dòng)電路

由于注入偽隨機(jī)序列會(huì)產(chǎn)生低頻量化噪聲[11]，但如果進(jìn)一步打亂偽隨機(jī)序列的輸出結(jié)果就能有效降低帶來的噪聲，所以在不改變輸出結(jié)果周期的前提下對(duì)其進(jìn)行變形：在1個(gè)輸出周期內(nèi)，用3個(gè)寄存器的輸出經(jīng)過 1個(gè)隨機(jī)序列產(chǎn)生電路來產(chǎn)生（1、0、-1、-2） 4 個(gè)數(shù)作為抖動(dòng)電路的輸出（dither）；在每個(gè)時(shí)鐘周期與輸入的小數(shù)部分求和后輸入調(diào)制器電路中。

3.4 調(diào)制器及抖動(dòng)電路建模仿真

對(duì)加入抖動(dòng)電路的調(diào)制器在 ADS（advanced design system）軟件中建模仿真，當(dāng)輸入的小數(shù)為 0.25時(shí)，得到調(diào)制器的輸出序列頻譜如圖 7所示。

圖7 小數(shù)值為0.25時(shí)調(diào)制器ADS建模仿真結(jié)果

圖 7（a）為調(diào)制器輸出序列的平均值。由圖 7（a）可以看出，在注入抖動(dòng)前，調(diào)制器的輸出序列頻譜圖中固定頻點(diǎn)的功率譜非常高，輸出序列具有非常明顯的周期性。從圖 7（b）可以看出，注入抖動(dòng)后，調(diào)制器的輸出序列頻譜已經(jīng)非常平滑，基本沒有毛刺，且加入抖動(dòng)電路后并未改變輸出序列的平均值，所以，加入抖動(dòng)電路能在不改變輸出結(jié)果的前提下打破調(diào)制器的固有周期，從而使其輸出序列的周期變長。

選擇外部輸入晶振頻率 13、16.35、24.55 MHz，中頻頻率 4.092 MHz，在 GPS L1 頻點(diǎn)（1 575.42 MHz）上對(duì)調(diào)制器在ADS中進(jìn)行建模仿真，經(jīng)計(jì)算可得預(yù)期分頻比分別為：121.500 9、96.606 2、64.338 6（分頻比保留小數(shù)點(diǎn)后4位），此時(shí)調(diào)制器的輸入小數(shù)值為奇數(shù)。由上文分析可得，調(diào)制器的輸出結(jié)果本就具有良好的偽隨機(jī)性。圖8所示為輸入3個(gè)不同小數(shù)值后調(diào)制器不加抖動(dòng)與加抖動(dòng)的輸出序列頻譜圖。

圖8 0.5009/0.6262/0.3386輸入下ADS建模仿真結(jié)果

圖8 （a）為調(diào)制器輸出序列的平均值，m1為該點(diǎn)處的功率譜，由圖 8（a）、圖 8（c）及圖 8（e）仿真結(jié)果可得，注入抖動(dòng)前的調(diào)制器輸出序列雖然不存在固定頻點(diǎn)頻譜能量特別高的情況，但是輸出序列頻譜中仍存在大量的毛刺，這些毛刺作用于射頻芯片時(shí)，仍然會(huì)對(duì)芯片的輸出結(jié)果產(chǎn)生很大影響；加入抖動(dòng)電路后的仿真結(jié)果如圖8（b）、圖 8（d）及圖8（f）所示，從仿真結(jié)果可以看出，加入抖動(dòng)后調(diào)制器輸出均值并未發(fā)生改變，且調(diào)制器輸出序列的頻譜非常平滑且基本無毛刺，同時(shí)加入抖動(dòng)后對(duì)輸出序列的頻譜有1個(gè)非常明顯的整形效果。表1為各個(gè)小數(shù)值輸入下m1點(diǎn)的功率譜值。

由參考文獻(xiàn)[11]可知：注入1個(gè)偽隨機(jī)序列會(huì)給調(diào)制器的輸出序列頻譜增加 1個(gè)低頻量化噪聲；但因?yàn)樵O(shè)計(jì)對(duì)偽隨機(jī)序列的輸出做了1個(gè)變形處理，所以，降低了加入偽隨機(jī)序列帶來的低頻量化噪聲的影響。由表1可以看出，m1點(diǎn)的功率譜只惡化了1~3 dBm左右，在環(huán)路可接受范圍之內(nèi)。

表1 0.5009/0.6262/0.3386輸入下 m1點(diǎn)功率譜

4 電路功能仿真

當(dāng)分頻比整數(shù)部分（N_int）輸入8’h79，小數(shù)部分（N_frac）輸入20’h803AF時(shí)，目標(biāo)的分頻比為121.500 9，Modelsim軟件仿真結(jié)果如圖9所示，將輸出結(jié)果導(dǎo)出并對(duì)其求平均值得分頻比為121.500 9，電路功能正確。

圖9 小數(shù)分頻電路仿真結(jié)果

5 結(jié)束語

本文設(shè)計(jì)了 1種應(yīng)用于 GNSS射頻芯片的小數(shù)分頻電路，能夠?qū)崿F(xiàn) 16~255之間的小數(shù)分頻。仿真結(jié)果表明，在保證小數(shù)分頻器輸出準(zhǔn)確結(jié)果的前提下，設(shè)計(jì)的抖動(dòng)電路能夠有效抑制調(diào)制器本身的結(jié)構(gòu)寄生，且對(duì)調(diào)制器的輸出頻譜進(jìn)行了有效整形，對(duì)偽隨機(jī)序列的輸出處理也有效降低了低頻量化噪聲的影響，可以用于 GNSS射頻芯片中，并能有效改善芯片性能。