魏曦東,肖燈軍

(1.中國科學院空天信息創(chuàng)新研究院,北京 100190;2.中國科學院大學電子電氣與通信工程學院,北京 100049)

阻抗匹配是微波電路設計中的重要環(huán)節(jié),隨著微波電路向寬頻帶和小型化的方向發(fā)展,對尺寸小、帶寬大的阻抗匹配器的需求日益增大。阻抗匹配器通常存在相對帶寬小、電路尺寸大等問題。耦合線因其設計參數多,設計自由度大,基于耦合線的元件開發(fā)成為近幾年的研究熱點[1-6]。有學者提出采用對稱耦合線設計阻抗匹配器[7],以減小電路尺寸,增大匹配帶寬。對稱耦合線由于具有對稱的特點,因而在分析和設計上相對容易,但也使電路性能受到限制。有學者進一步提出采用非對稱耦合線來設計阻抗匹配器[8-13],在設計上引入更多自由度以提高性能。通過設計耦合線奇偶模阻抗和端接負載即可實現阻抗變換,完成阻抗匹配。當負載以反饋環(huán)節(jié)的形式連接耦合線端口時,如圖1所示,可以為反射系數提供更多零點以實現寬帶匹配。

圖1 耦合線阻抗匹配器示意圖Fig.1 Schematic diagram of coupled line impedance matcher

Barik等提出采用終端短接耦合線串聯傳輸線的方法實現阻抗變換,所設計的阻抗變換器阻抗變換比為5,回波損耗20.36 dB,相對帶寬38%[8]。Amin等提出采用耦合線結合5段四分之一波長傳輸線設計阻抗匹配器,其變換比為4,但電路尺寸較大[10]。Ang等采用耦合線實現的阻抗變換器,阻抗變換比為3.4,相對帶寬為20%[14]。Zhurbenko等提出可以設置兩段阻抗不同的傳輸線以補償因非均勻介質引起的耦合線電長度的差異,使匹配器反射系數的極小值點均勻分布[13]。本文在其工作的基礎上增加了兩段傳輸線,試圖在設計上增加自由度來減小所需的耦合線長度,減小電路尺寸。同時,本文嘗試采用集總元件對傳輸線進行等效,一方面可以進一步減小電路尺寸,另一方面也增強了電路的可調試性。

目前,關于匹配器的文獻大多以純阻性負載進行試驗。本文以混頻器HMC553進行試驗更加接近實際情況,可用于改善射頻鏈路中的級間匹配。

1 設計與仿真

1.1 設計原理

非對稱耦合線阻抗匹配器電路可以等效為二端口網絡,如圖2所示。其中,[Z]為非對稱耦合線阻抗矩陣,[Z"]為任意負載阻抗矩陣,Zg為源阻抗,ZL為負載阻抗,[Z?]為二端口網絡整體阻抗矩陣。通過對[Z]和[Z"]進行設計,即可實現ZL和Zg在特定頻帶內的匹配。

在1端口處的反射系數可以由式(1)計算:

圖2 非對稱耦合線阻抗匹配器結構圖Fig.2 Structure diagram of impedance matcher based on asymmetric coupled line

根據耦合線的阻抗矩陣和2,4端口處的邊界條件,可以分析出1端口處輸入阻抗Zin的表達式為

式中:

非對稱耦合線阻抗矩陣[Z][13,15]和反饋環(huán)節(jié)阻抗矩陣[Z"]的推導結果請參見附錄A與附錄B。

短距離傳輸線可以等效為T型網絡[12],如圖3(a)所示。一段特性阻抗為Z0,電長度為βl的傳輸線,其阻抗矩陣為

根據T型網絡的阻抗矩陣可計算出各元件值

當βl＜π/2時,串聯元件呈感性(X=ωL＞0),并聯元件呈容性(B=ωC＞0),可以計算出對應的電容和電感值。若βl＜π/4,則可以進一步近似為

當Z0較大時,C≈0,等效電路如圖3(b)所示;當Z0較小時,L≈0,等效電路如圖3(c)所示。因此,控制電感和電容元件的取值可以等效為控制傳輸線的長度和寬度,以達到靈活設計、方便調試的目的。等效前后的原理圖如圖4所示。

1.2 設計方法

本文所設計匹配器的設計目標如表1所示。

由于設計公式復雜,設計參數較多,所以難以通過分析的方法計算出相應參數,可以采用ADS的參數優(yōu)化功能自動計算出滿足設計目標的參數值,仿真原理圖如圖5所示。

表1 設計目標Tab.1 Design target

圖3 傳輸線等效模型Fig.3 Equivalent model of transmission line

圖4 原理圖Fig.4 Schematic diagram

圖5 ADS仿真原理圖Fig.5 ADSsimulation schematic diagram

各元件優(yōu)化后的參數值如表2所示,優(yōu)化結果如圖6所示。

表2 優(yōu)化后參數值 Tab.2 Optimized parameter value mm

根據優(yōu)化得到的傳輸線參數可以計算出對應的電容和電感值,并對傳輸線進行替代,如圖7所示。替代之后的仿真結果如圖8所示,二者較為吻合。

由于上述仿真是在理想情況下進行,并沒有考慮實際電路中因焊盤、走線、耦合、引線等因素帶來的影響,因此需進行原理圖-版圖協同仿真,如圖9所示。仿真結果如圖10所示,電路的S11參數有所惡化。

圖6 原理圖仿真結果Fig.6 Schematic simulation results

圖7 集總元件替代之后的原理圖Fig.7 Schematic diagram after replacement of lumped components

圖8 集總元件替代前后的仿真結果Fig.8 Simulation results before and after lumped element replacement

2 測試結果與分析

針對上述原理和設計方法,本文進行了實物驗證。實際電路采用Rogers RT6010基板、ATC 射頻電容和繞線電感,通過微組裝技術裝配而成,實物照片如圖11所示。

首先測量混頻器中頻端口的S11參數,測試方法如圖12所示。其次,在中頻端口加入匹配器測量S11參數。

測試結果如圖13所示,由圖可見,所設計的匹配器在850 MHz～1.45 GHz頻段中可將混頻器中頻端口的回波損耗改善6 dB。通過對比可以發(fā)現,實際測試結果較仿真結果仍存在150 MHz的頻率偏移,但匹配帶寬有所增大,對S11的改善也更為明顯。這是由于調節(jié)電容電感可以靈活改變通帶內的S11曲線形狀,使實際測量結果盡可能地接近仿真結果,但對頻率的調節(jié)比較有限。匹配器的匹配頻率范圍主要與耦合線以及與其相連的微帶線的參數有關,匹配器存在頻率偏移的原因可能與微帶線的加工誤差或其寄生效應有關。通過進一步仿真發(fā)現減小耦合線長度l,增大耦合線寬w1可在一定程度上減小頻率的偏移。

圖9 協同仿真圖Fig.9 Co-simulation diagram

圖10 協同仿真結果Fig.10 Co-simulation results

圖11 實物照片Fig.11 Practical photos

圖12 混頻器中頻端口S11參數測試方法Fig.12 Test method for S 11 parameter of mixer IF port

圖13 S 11參數測試結果Fig.13 S 11 parameter test results

匹配電路插入損耗的測試方案如圖14所示。

圖14 混頻器射頻-中頻端口S 21參數測試方法Fig.14 Test method for S 21 parameters of mixer RF-IF port

測試結果如圖15所示,由圖可見,所設計的匹配器插入損耗為0.2～0.5 dB。

圖15 S 21參數測試結果Fig.15 S 21 parameter test results

表3列出了其他文獻中設計的阻抗匹配/變換器的相應參數。對比可知,本文所設計的阻抗匹配器具有尺寸小、相對帶寬大、易于調試以及可以匹配復雜阻抗的特點。

表3 阻抗匹配/變換器參數對比Tab.3 Comparison of impedance matcher/transformer

3 結論

本文提出了一種基于非對稱耦合線的小型寬帶阻抗匹配器的設計方法,相對帶寬可達50%以上,尺寸僅為7 mm×10 mm,插入損耗為0.2～0.5 dB。區(qū)別于前人的設計方法,本文提出采用集總元件對傳輸線進行等效,縮小了電路尺寸,提高了匹配器的可調節(jié)性。最后,本文以混頻器HMC553為例進行試驗,驗證了此方法的可行性,測試結果與仿真結果一致。由于微帶線和耦合線的加工誤差與寄生效應,實際測試結果較仿真結果存在頻率偏移。本文為阻抗匹配器的設計和改善射頻鏈路中的級間匹配提供了一種新思路。