施鴻波，吳新科，郭 清

（浙江大學(xué)電氣工程學(xué)院，杭州310027）

隨著全球信息化的飛速發(fā)展，數(shù)據(jù)中心的規(guī)模 與耗電量與日俱增。 數(shù)據(jù)顯示2016 年中國(guó)數(shù)據(jù)中心總耗電量為1 100 億kW·h， 占全年總用電量的1.8%[1]。 全球數(shù)據(jù)中心耗電量占比為2%，到2020 年預(yù)計(jì)增長(zhǎng)到5%[2]。而數(shù)據(jù)中心的供配電系統(tǒng)損耗占總能耗的10%左右[3-4]。 為提升數(shù)據(jù)中心的電能使用效率PUE（power usage effectiveness），業(yè)界提出了高壓直流母線架構(gòu)[5-7]，相對(duì)于傳統(tǒng)的交流供電架構(gòu)，具有高效率、高可靠性、高擴(kuò)展性、低成本、低諧波干擾等優(yōu)勢(shì)[8-9]，是未來(lái)的發(fā)展趨勢(shì)。

從高壓直流母線電壓（380 V）到負(fù)載點(diǎn)電壓（12 V）需要一級(jí)隔離的降壓DC/DC 變換器模塊。未來(lái)的發(fā)展趨勢(shì)是母線變換器及其負(fù)載都集成在主板上，從而實(shí)現(xiàn)集成化、模塊化的產(chǎn)品[9-10]。 而目前380 V/12 V 的DC-DC 模塊產(chǎn)品工作頻率多在200 kHz，功率密度低于400 W/in3[11-12]，不符合主板集成所要求的高功率密度需求。而串聯(lián)諧振電路能實(shí)現(xiàn)全負(fù)載范圍的原邊開(kāi)關(guān)管零電壓開(kāi)通ZVS on（zero-voltage switching on）與小電流關(guān)斷，在MHz 下能實(shí)現(xiàn)較高的效率與功率密度，滿足主板集成DCDC 模塊的需求[10,13-14]。 在MHz 變換器中，新一代電力電子器件GaN HEMT 在高頻變換器中相對(duì)于Si MOSFET 有較大的優(yōu)勢(shì)[10,13-14]，但在商業(yè)化的電源模塊中極少見(jiàn)GaN 器件的應(yīng)用。

本文首先建立SRC 中原邊開(kāi)關(guān)管的損耗模型，在此基礎(chǔ)上進(jìn)行原邊開(kāi)關(guān)器件的選型；然后，針對(duì)低壓器件進(jìn)行拓?fù)涞脑O(shè)計(jì)并提出原邊高壓輸入側(cè)串聯(lián)的多相SRC 電路；最后，通過(guò)樣機(jī)實(shí)驗(yàn)進(jìn)行驗(yàn)證設(shè)計(jì)，所提變換器可以實(shí)現(xiàn)較高的效率與功率密度。

1 原邊開(kāi)關(guān)管導(dǎo)通損耗數(shù)學(xué)模型

典型的半橋串聯(lián)諧振電路及關(guān)鍵工作波形如圖1 所示。 圖1（a）為典型的半橋串聯(lián)諧振變換器的拓?fù)洌?工作在諧振點(diǎn)時(shí)具有穩(wěn)定的直流增益，故在高頻下可以看作為直流變壓器DCX（DC transformer）。 其原邊由2 個(gè)開(kāi)關(guān)管S1和S2構(gòu)成半橋，Cotr為其寄生結(jié)電容，Lr、Cr分別為諧振電感與諧振電容；副邊采用中心抽頭結(jié)構(gòu)與同步整流。

圖1（b）為其工作的關(guān)鍵波形，在死區(qū)時(shí)間td內(nèi)勵(lì)磁電流iLm完成對(duì)原邊開(kāi)關(guān)管結(jié)電容的充放電，實(shí)現(xiàn)開(kāi)關(guān)管的ZVS on。 當(dāng)電路工作頻率設(shè)定在諧振點(diǎn)時(shí)，關(guān)于諧振周期Tr、死區(qū)時(shí)間td和開(kāi)關(guān)周期Ts的關(guān)系為

圖1 半橋串聯(lián)諧振電路及關(guān)鍵工作波形Fig. 1 Half-bridge series resonant circuit and its key working waveforms

原邊開(kāi)關(guān)管的導(dǎo)通損耗可以表示為

式中：Rdson為原邊開(kāi)關(guān)管的導(dǎo)通電阻；Iprms為原邊電流有效值。

圖中，原邊電流ip=iLm+iLr，ip在電路諧振點(diǎn)工作時(shí)可以看做是一個(gè)正弦波，其表達(dá)式為

式中：Ip為正弦波幅值；ω=2π/Tr；θ 為iLp和ip的相位差。

忽略死區(qū)時(shí)間內(nèi)的勵(lì)磁電流，Iprms與Ip的關(guān)系為

由圖1（b）可知，式（3）在t0時(shí)刻的初始值為ILm，即

死區(qū)時(shí)間內(nèi)電路模態(tài)與簡(jiǎn)化模型如圖2 所示。圖2（a）是在死區(qū)時(shí)間td內(nèi)勵(lì)磁電流iLm給原邊結(jié)電容充放電的等效電路。 此時(shí)變壓器原副邊開(kāi)關(guān)管（S1和S2、SR1和SR2）均關(guān)斷，勵(lì)磁電感Lm不再 被輸出電壓箝位，勵(lì)磁電流可以看作一個(gè)恒流源給原邊結(jié)電容充放電，其簡(jiǎn)化的電路模型如圖2（b）所示。 為了在給定死區(qū)時(shí)間內(nèi)實(shí)現(xiàn)軟開(kāi)通，勵(lì)磁電流ILm的計(jì)算公式為

式中，V1為輸入電壓。

在變換器進(jìn)入穩(wěn)態(tài)后，變壓器原邊傳遞向副邊的功率應(yīng)當(dāng)?shù)扔谳敵龉β?，?/p>

式中：nT為變壓器變比；Vo和Io分別為輸出電壓和輸出電流。

由式（4）—式（7）可以得到Iprms的表達(dá)式為

將式（8）代入式（2），得到原邊開(kāi)關(guān)管導(dǎo)通損耗的表達(dá)式為

圖2 死區(qū)時(shí)間內(nèi)電路模態(tài)與簡(jiǎn)化模型Fig. 2 Circuit mode in dead time and the corresponding simplified model

2 電路器件選型與拓?fù)湓O(shè)計(jì)

在建立原邊開(kāi)關(guān)管的損耗模型后，根據(jù)模型可以進(jìn)行原邊器件的選型。 電路輸入電壓為380 V，考慮器件應(yīng)力與一定裕量，考慮600 V 的Si MOSFET 作為原邊器件。 在計(jì)算導(dǎo)通損耗時(shí)， 考慮MOSFET 結(jié)溫為100 ℃下的導(dǎo)通電阻， 根據(jù)式（9）可以計(jì)算出，在380 V/12 V/150 A 規(guī)格下，600 V C7 MOSFET 系列[15]中導(dǎo)通損耗最小的器件為IPB60-R040C7，導(dǎo)通損耗為15.4 W，損耗占電路總功率比例約為0.9%，損耗較大。 若考慮以2 個(gè)250 V 器件串聯(lián)代替高壓器件作為原邊器件時(shí)， 可選出250 V的Si MOSFET 系列中最小導(dǎo)通損耗的器件為IPB200N25N3G，導(dǎo)通損耗為10.0 W。 同理，計(jì)算不同數(shù)量的n 個(gè)低耐壓器件串聯(lián)代替高壓器件的最小導(dǎo)通損耗，如圖3 所示。

圖3 導(dǎo)通損耗隨器件串聯(lián)數(shù)量與耐壓的變化Fig. 3 Changes in PCon with the number of seriesconnected devices and withstand voltage

由圖3 可得，隨著器件耐壓的降低，導(dǎo)通損耗逐漸減小，而所需器件串聯(lián)的數(shù)量逐漸增大。 當(dāng)器件耐壓小于60 V 以后， 其導(dǎo)通損耗降低已經(jīng)不明顯。 考慮到導(dǎo)通損耗與器件數(shù)量的變化趨勢(shì)，選擇60 V 的器件作為原邊開(kāi)關(guān)器件， 此時(shí)器件串聯(lián)數(shù)量為8，如圖4 所示，所選器件型號(hào)為BSZ040N06 LS5。 然而器件的直接串聯(lián)在實(shí)際工作中會(huì)遇到開(kāi)關(guān)動(dòng)作時(shí)器件間動(dòng)態(tài)均壓的問(wèn)題，因此將器件的直接串聯(lián)變成拓?fù)涞拇⒙?lián)，如圖5 所示，更具有可行性。

圖4 低壓器件直接串聯(lián)Fig. 4 Series connection of low-voltage devices

圖5 拓?fù)湓呡斎雮?cè)串聯(lián)副邊輸出側(cè)并聯(lián)Fig. 5 Input-series output-parallel topology

圖5 所示的電路是由4 個(gè)具有相同電路結(jié)構(gòu)的串聯(lián)諧振電路單元在原邊高壓輸入側(cè)串聯(lián)， 副邊低壓輸出側(cè)并聯(lián)構(gòu)成的ISOP 結(jié)構(gòu)，實(shí)線框內(nèi)為其中一個(gè)電路單元。由于電路原邊為串聯(lián)，則每個(gè)電路單元的輸入電壓為Vin/4。每個(gè)電路單元都有4 個(gè)60 V 器件構(gòu)成的2 個(gè)半橋，通過(guò)矩陣變壓器集成在一個(gè)UI型磁芯上。采用變壓器漏感作為諧振電感，Cr為諧振電容，2 個(gè)半橋構(gòu)成的SRC 子單元在原邊串聯(lián)，副邊整流輸出側(cè)并聯(lián)構(gòu)成一個(gè)電路單元。

由于副邊輸出側(cè)為低壓大電流，因此采用中心抽頭與同步整流技術(shù)減小副邊大電流下的導(dǎo)通損耗。 在大電流輸出下，須考慮同步整流器SR（synchronous rectification）由于溫升導(dǎo)致的導(dǎo)通電阻增大。 此外開(kāi)關(guān)管與PCB 之間的焊接點(diǎn)電阻通常為0.5～1.0 mΩ，與SR 的導(dǎo)通電阻在同一個(gè)數(shù)量級(jí)，因此焊點(diǎn)電阻不可忽略。首先建立副邊整流電路的損耗模型，若選取的同步整流管在100 ℃下導(dǎo)通電阻為Rdson， 整流管的漏極與源極的焊點(diǎn)電阻等效為Rpad，則整體的等效導(dǎo)通電阻Rsr=Rdson+Rpad。 此時(shí)考慮多個(gè)SR 器件并聯(lián)，則導(dǎo)通損耗為

式中：Is_rms為流過(guò)SR 的電流有效值；n 為并聯(lián)的SR數(shù)量。

考慮SR 的驅(qū)動(dòng)損耗，可得SR 的總損耗為

副邊輸出電壓為12 V， 則整流管電壓應(yīng)力為24 V，考慮裕量選取30 V 與40 V 的器件，進(jìn)行橫向?qū)Ρ取?由于電路的4 個(gè)單元在拓?fù)渖贤耆恢拢幚淼墓β氏嗟龋?在計(jì)算時(shí)只考慮一個(gè)電路單元的整流電路。 計(jì)算時(shí)考慮整流管結(jié)溫為100 ℃時(shí)的導(dǎo)通電阻，焊盤電阻取1 mΩ，驅(qū)動(dòng)電壓為5 V。 一些可選器件的總損耗隨并聯(lián)數(shù)目的變化如圖6 所示。

圖6 同步整流電路總損耗與SR 并聯(lián)數(shù)目的關(guān)系Fig. 6 Relationship between the total loss of synchronous rectifier circuit and the parallel number of synchronous rectifiers

從圖6 中可以發(fā)現(xiàn)，SR 總損耗先隨著并聯(lián)數(shù)目n 增大而快速下降，在SR 并聯(lián)數(shù)較大時(shí)，總損耗反而增大。 n 較小時(shí)導(dǎo)通損耗占SR 損耗的主要部分，SR 的并聯(lián)減小了總的導(dǎo)通損耗，因而總損耗隨導(dǎo)通損耗下降而快速下降；當(dāng)并聯(lián)數(shù)增大后，驅(qū)動(dòng)損耗占的比重增加，而導(dǎo)通損耗比重減小，因此隨著并聯(lián)數(shù)n 增大，總損耗反而上升。 從圖6 中可以看到，在n>2 以后，總損耗幾乎沒(méi)有變化或快速增大，因此本文設(shè)計(jì)中取n=2。 此時(shí)可取副邊整流SR型號(hào)為BSZ0501NSI。

3 實(shí)驗(yàn)驗(yàn)證

根據(jù)本文提出的損耗模型與設(shè)計(jì)思路，設(shè)計(jì)并實(shí)現(xiàn)了一臺(tái)樣機(jī)，其中一個(gè)電路單元的參數(shù)如表1所示，樣機(jī)的正背兩面如圖7 所示。 變換器的工作頻率為1 MHz，死區(qū)時(shí)間td為80 ns，原邊器件為60 V的MOSFET。 電路一共由4 個(gè)串聯(lián)諧振電路單元構(gòu)成，每個(gè)單元具有相同的電路結(jié)構(gòu)，由輸入電容、原邊開(kāi)關(guān)管、諧振電容、變壓器與副邊整流電路構(gòu)成。四相電路單元之間的高壓輸入側(cè)為串聯(lián)，其低壓輸出側(cè)為并聯(lián)。采用UI 磁芯構(gòu)成的矩陣變壓器，副邊采用中心抽頭結(jié)構(gòu)與同步整流技術(shù)，減小大電流輸出時(shí)的導(dǎo)通損耗。

表1 樣機(jī)參數(shù)Tab. 1 Prototype parameters

圖7 樣機(jī)圖的正背面Fig. 7 Top and bottom photos of the prototype

圖8 是電路工作的關(guān)鍵波形， 圖中，Vgs_S2為原邊開(kāi)關(guān)管S2的驅(qū)動(dòng)信號(hào)，Vds_S2為對(duì)應(yīng)開(kāi)關(guān)管漏源極兩端電壓，ILr為諧振腔電流。由圖8 可得，原邊開(kāi)關(guān)管在全負(fù)載范圍內(nèi)實(shí)現(xiàn)了零電壓開(kāi)通。在電路啟動(dòng)與負(fù)載跳變中各相電路之間的動(dòng)態(tài)均壓測(cè)試如圖9 所示，各相輸入電容上的電壓在各種工況下都能維持均壓。 由于變壓器采用了平面變壓器，使得各相之間的參數(shù)差異較小，在同頻率工作時(shí)各相諧振參數(shù)基本一致，在電路啟動(dòng)、穩(wěn)態(tài)與負(fù)載跳變等工況下均能維持各相間的均壓與均流。

基于副邊的并聯(lián)輸出結(jié)構(gòu)，電路單元間采取交錯(cuò)并聯(lián)控制策略時(shí)能有效減小輸出電流的紋波與電壓紋波，減少所需的輸出濾波電容量。 為了實(shí)現(xiàn)各相輸出電流之間相互的交錯(cuò)并聯(lián)，則各相驅(qū)動(dòng)時(shí)序應(yīng)逐相差Ts/8。 比較四相交錯(cuò)并聯(lián)時(shí)與不交錯(cuò)時(shí)的輸出電容上的電壓紋波，如圖10 所示，同輸出電流下交錯(cuò)并聯(lián)時(shí)能有效減小輸出紋波。

計(jì)算所得與實(shí)驗(yàn)測(cè)得的輸出電壓紋波隨負(fù)載變化的趨勢(shì)如圖11 所示， 可見(jiàn)交錯(cuò)并聯(lián)能有效減小輸出電流的紋波與電壓紋波。 圖11 中的無(wú)交錯(cuò)并聯(lián)實(shí)驗(yàn)中測(cè)得電壓紋波大于計(jì)算得到的電壓紋波，這是由于輸出電容本身等效串聯(lián)電阻與寄生電感影響了電容的濾波效果。 而在交錯(cuò)并聯(lián)實(shí)驗(yàn)中，除了輸出電容本身等效串聯(lián)電阻與寄生電感外，各相輸出之間的PCB 線路阻抗也會(huì)影響交錯(cuò)并聯(lián)的效果，因此其實(shí)驗(yàn)測(cè)得的紋波也大于計(jì)算值。

圖8 電路關(guān)鍵波形Fig. 8 Key waveforms of circuit

圖9 各相啟動(dòng)與負(fù)載跳變時(shí)均壓Fig. 9 Voltage sharing at startup and load transition

圖10 60 A 輸出時(shí)電壓紋波對(duì)比Fig. 10 Comparison of voltage ripple at output of 60 A

圖11 輸出濾波電容上的電壓紋波Fig. 11 Voltage ripple of output filter capacitor

樣機(jī)所測(cè)的效率曲線如圖12 所示（不包括驅(qū)動(dòng)損耗），樣機(jī)峰值效率在50 A 處，可達(dá)98.3%，滿載效率為97%。 滿載下功率密度可達(dá)810 W/in3。

圖12 實(shí)驗(yàn)測(cè)得效率曲線Fig. 12 Efficiency curve measured in the experiment

4 結(jié)語(yǔ)

高效率與高功率密度的高頻變換器越來(lái)越受業(yè)界關(guān)注， 而傳統(tǒng)的高壓Si 器件在高頻DC-DC 變換器中效率表現(xiàn)較低頻大幅下降，因此本文選擇以低壓Si MOSFET 作為高頻變換器原邊器件， 并結(jié)合拓?fù)湓O(shè)計(jì)了原邊高壓輸入側(cè)串聯(lián)的ISOP 串聯(lián)諧振變換器。設(shè)計(jì)了一臺(tái)規(guī)格為380 V/12 V/150 A 的四相ISOP SRC DCX，并實(shí)現(xiàn)了98.3%的峰值效率、97.3%的輕載（10%載）與97%的滿載效率，功率密度達(dá)810 W/in3， 均高于目前基于高壓Si 器件的商業(yè)化模塊。